キーワード: チップスケールパッケージ, フリップチップ, CSP, UCSP, U-CSP, BGA, WLCSP
 

アプリケーションノート1891

ウェハレベルパッケージ(WLP)とその応用

Aug 14, 2003

要約：このアプリケーションノートでは、マキシムのウェハレベルパッケージ(WLP)について説明します。トピックには、ウェハ構造、テープ&リールパッケージ、PCBレイアウト、アセンブリ、リフロー、熱特性、および信頼性が含まれます。

標準無線トランシーバで使われるワイヤレス部品の概要についてはここをクリックしてください。

標準無線トランシーバで使われるワイヤレス部品の概要についてはここをクリックしてください。
注：エンドユーザおよびアセンブリ企業の設計および業界標準のアセンブリドキュメント要件に従うことは最終的にエンドユーザおよびアセンブリ企業の責任です。業界標準のドキュメントは、以下に限定されませんが以下が含まれることがあります。
  • Association Connecting Electronics Industries (IPC)
  • Joint Electronic Device Engineering Council (JEDEC)
  • Electronic Industries Alliance (EIA)
  • International Electronics Manufacturing Initiative (iNEMI)
  • International Electrotechnical Commission (IEC)
  • American National Standards Institute (ANSI)
  • Jisso International Council (JIC)
  • Japan Printed Circuit Association (JPCA)
  • Wiring and Harness Manufacturers Association (WHMA)

はじめに

ウェハレベルパッケージ(WLP)は、従来のSMTアセンブリ方式を用いてプリント基板(PCB)にICを伏せた形で実装可能なチップスケールパッケージ(CSP)の1種です。このチップのパッドはそれぞれの半田ボールを通してPCBパッドに直接接続されます(図1)。WLP技術は他のボールグリッドアレイ、リード線付き、およびラミネートベースのCSPとは異なります。ボンドワイヤやインターポーザの接続が不要なためです。一般的に、WLPにはアンダーフィル材が不要です。しかし、モバイルデバイスのような特定アプリケーションでは、アンダーフィルによってWLPの機構的堅牢性を高めることができます。WLPの主な特長は、小型のパッケージサイズ、ICとPCB間のインダクタンスが最小限に抑えられていること、そして製造サイクル時間が短縮されていることです。

図1. 回路側面からの10 x 10 WLP写真
図1. 回路側面からの10 x 10 WLP写真

WLPの構造

マキシムのWLPチップは、パッケージの相互接続構造をシリコン回路サブストレート上に直接作成することによって製造されます。誘電リパシベーションポリマフィルムは、回路側ウェハ表面上に当てられます。このフィルムは、ボール接合の機構的なストレスを緩和するとともに、ダイ表面の電気的絶縁を提供します。ポリマフィルム内にビアが形成され、ICのボンドパッドへの電気的な接続を形成します。

WLPボールアレイは、一定のグリッドピッチを持つ定型のグリッドを基本として構成されています。半田バンプのピン配置は、トップマーク中のA1インジケータで見分けられます(トップマーク内のA1位置については図2をご参照ください)。SnPb共晶半田のA1インジケータは、二重同心円状のレーザオーバレイです。鉛フリーの半田では、レーザー書込みされたA1インジケータはプラス記号です。ウェハ裏面のラミネーション(保護ポリマフィルム)がすべての鉛フリーのWLP製品に使われています。このポリマ材が、裏面のシリコン面への機械的なおよび紫外線からの保護のために含まれています。

WLPエリアのアレイ設計および寸法

マキシムのWLPパッケージは現在、0.5mmと0.4mmピッチの両方で設計されています。詳細なWLPの外形図はマキシムパッケージ情報にて提供されています。

図2. 10 x 10アレイWLPのパッケージ外形図
図2. 10 x 10アレイWLPのパッケージ外形図

WLPキャリアテープ

マキシムはすべてのWLPを部品キャリアテープ&リール(T&R)の形式でのみ出荷しています。WLPテープ&リールの要件はEIA-481規格を基としています。テープ&リールの詳細な構造情報は、表面実装製品テープ&リールデータで提供されています。

PCBアセンブリプロセス設計および導入

参考：
  • IPC-7094 Design and Assembly Process Implementation for Flip-Chip and Die Size Components (フリップチップおよびダイサイズデバイスの設計およびアセンブリプロセスの導入)

PCB設計基準

参考：
  • IPC-A-600 Acceptability of Printed Boards (プリント基板の受入れ範囲)
  • IPC-6011 Generic Performance Specification for Printed Boards (プリント基板の一般性能仕様)
  • IPC-6012 Qualification and Performance Specification for Rigid Printed Boards (リジッドプリント基板の認定および性能仕様)
  • IPC-6013 Qualification and Performance Specification for Flexible Printed Boards (フレキシブルプリント基板の認定および性能仕様)
  • IPC-6016 Qualification and Performance Specification for High-Density Interconnect (HDI) Layers or Boards (高密度インターコネクト(HDI)層または基板の認定および性能仕様)
  • IPC-D-279 Design Guidelines for Reliable Surface-Mount Technology Printed Board Assemblies (信頼性の高い表面実装技術のプリント基板組み立てのための設計ガイドライン)
  • IPC-2221 Generic Standard on Printed Board Design (プリント基板設計の一般規格)
  • IPC-2222 Sectional Design Standard for Rigid Organic Printed Boards (リジッド有機プリント基板の部分設計規格)
  • IPC-2223 Sectional Design Standard for Flexible Printed Boards (フレキシブルプリント基板の部分設計規格)
  • IPC-2226 Design Standard for High-Density Array or Peripheral Leaded Component Mounting Structures (高密度アレイまたは周辺リード付き部品の実装構造の設計規格)
  1. WLPデバイスの設計レイアウトは機械的圧縮および引張りの中立状態に最も近い箇所とし、より高い隣接部品で可能な限り囲われているようにしてください。
  2. すべての両面PCBアセンブリ設計では、より大きい準拠パッケージをWLPの中心にPCB反対側に配置してください。

ランドパターン設計

参考：
  • IPC-7351 Generic Requirements for Surface-Mount Design and Land Pattern Standard (表面実装設計およびランドパターン規格の標準要件)
表面実装パッケージには2種類のランドパターンが使われます(図3)。
  1. ソルダーマスクデファインド(SMD)
    • SMDパッドはソルダーマスクの開口部を持つオープンメタル表面です。
    • ソルダーマスクの開口部の方が金属パッドよりも小さくなっています。
    • 開口部を定義するために使用されるソルダーマスク材は通常LPI (液体感光性)で、全SMTプロセスの要件を満たす適切な材質を持つ必要があります。
  2. ノンソルダーマスクデファインド(NSMD)
    • NSMDパッドは、パッド周辺にソルダーマスクのクリアランスを持つメタルで定義されたパッドです。
    • ソルダーマスクの開口部は金属パッドよりも大きくなっています。
    • 開口部を定義するために使用されるソルダーマスク材は、通常LPI (液体感光性)で全SMTプロセスの要件を満たす適切な材質を持つ必要があります。
図3. WLPのSMD対NSMD PCBランドパッドの設計
図3. WLPのSMD対NSMD PCBランドパッドの設計

NSMDパッドかSMDパッドを選択するには、すべての電力、グランド、および信号ルーティングの要件を考慮する必要があります。

WLPピッチにより、NSMDパッドのサイズはSMDパッドのサイズよりも小型です。したがって、NSMDのボード設計では、パッド間のCuラインのルーティング性がより良好となります。また、マイクロビア設計(すなわち｢パッド内のビア(via in pad)｣)もパッド間のCuラインのルーティング性を改善できます。

1タイプのパッドレイアウト(NSMDまたはSMD)および1タイプのパッド表面仕上げ(下記参照)のみをボード設計に使用してください。

すべてのパッド間にはソルダーマスクが推奨されます。

パッドに接続されるトレース幅はパッドの直径の60%以下としてください。

表1. マキシムWLPのPCBパッドサイズ(ミクロ単位)
WLP Ball Pitch Nominal Ball Size Diameter Nominal Pad Size Diameter Used in Maxim
Package Qualification		 Recommended Pad Size Range
500 300 220 220 ±25
500 350 275 275 ±25
400 250 210 210 ±25

金属表面のコーティング

  1. プリフラックス(OSP)：可
  2. 無電解ニッケル/金メッキ(ENIG) ：可
  3. 浸漬錫メッキおよびホットエア半田レベル(HASL)の錫メッキ：非推奨

鉛フリーアセンブリのPCB材

標準FR-4はマキシムWLPと互換性があります。しかし、より小さい熱膨張係数(CTE)を持つより高いガラス転移(Tg) FR-4を使うことでパッケージの信頼性が改善します。

半田ペースト印刷用ステンシル開口部設計

参考：
  • IPC-7525 Guidelines for Stencil Design (ステンシル設計ガイドライン)

開口部の形状

  1. ステンシルから半田ペーストの離れをよくするためには、円形より正方形が適しています。
  2. ステンシル開口部の形状は、(PCB側で)底面の開口部がステンシル上部の開口部より大きい台形である必要があります。

半田ステンシル作成

ステンシルは以下プロセスのいずれかを使って作成可能です。
  1. ステンレスの薄板をレーザーカットし電解研磨
  2. ニッケルベースの金属薄板電鋳法

SMTプロセスフロー

引き込みWLPのテープ&リール検査
ボードへの半田ペースト印刷
ボードへのチップ配置
ソルダーリフロー
溶剤クリーニング(オプション)
ソルダー接合部検査
梱包と出荷

自動のデバイス配置

  1. マキシムWLPの配置には標準ピック&プレース装置を使うことができます。より高精度を得るにはファインピッチICパッケージング配置装置が推奨されます。
  2. 物理的損傷を回避するためにピック&プレースには最小限の力を使用しなくてはいけません。
  3. より良いリフロー結果を得るには、PCB上で半田ペーストにバンプを、ペーストブロック高の20%より大きくなるように浸けることが推奨されます。

半田ペーストリフロー

  1. すべてのマキシムのWLPは、業界標準半田リフロープロセスに対応しています。リフロープロファイルについてはJ-STD-020 (Rev D.1)の鉛フリー半田リフロー要件やペーストサプライヤによるその他推奨事項をご参照ください。
  2. 窒素不活性雰囲気リフロー半田付けはオプションです。しかし、窒素不活性雰囲気リフローの使用では、空気中リフローの場合より、PCBパッドへの鉛フリーWLPのセンタリング力が高いことが示されています。

WLPのリワーク

リワークは、機械的およびESDによるシリコン回路とパッケージへの損傷を防ぐ管理され認定されたプロセスのみを使用して実施する必要があります。

ボールアレイパッケージのリワークには、従来のホットガスBGAリワークシステムより、焦点赤外線(IR)技術を推奨します。焦点赤外線によって、高密度回路アセンブリのピンポイントの高精度リフロー除去、および極小のWLP部品の置き換えが近接部品の熱発生なしに可能となります。

WLPの熱性能

マキシムWLPの接合部-エア間の熱抵抗ΘJA、接合部-ボード間の熱抵抗ΘJBを決定するために3-D熱モデリングが行われています。標準4層2s2pボード(JESD51-9)については図4および図5をご参照ください。1s0pボードの追加データは、マキシムの内部WLPエンジニアリングサイトで見つけることができます。AN1891_1をお求めの方はお問い合わせください。

図4. 4層ボード(2s2p)の、Θ<SUB>JA</SUB>対ボール数
図4. 4層ボード(2s2p)の、ΘJA対ボール数

図5. 4層ボード(2s2p)の、Θ<sub>JB</sub>対ボール数
図5. 4層ボード(2s2p)の、ΘJB対ボール数

マキシムのWLP信頼性

表2に記載の信頼性テストはマキシムのWLPを品質認定するために行われます。表3に6 × 6アレイWLPのデータを示します。その他アレイのデータはマキシムの内部WLPエンジニアリングサイトで見つけることができます。AN1891_1をお求めの方はお問い合わせください。

表2. 信頼性認定要件
Test Specification Test Duration Sampling Plan Number of Lots
MSL 1 Solder Reflow (260°C peak) J-STD 20C 3x 0/150 3
High-Temperature Storage JESD22 A103 1000 hours 0/77 3
Temperature Cycle JESD22 A104, Condition G (-40°C to + 125°C) 1000 cycles
(array size < = 6 x 6)		 77 3
500 cycles
(array size > 6 x 6)		 77 (note) 3
Operating Life Test(Tj = 135°C) JESD22 A108 1000 hours 0/77 3
Drop Test JESD22 B111 150 cycles 60 (note) 1
注：信頼性ストレスで規定されたサンプル数での5%以下の故障率および90%以上の信頼レベル

表3. 0.5mmピッチ6 x 6アレイ鉛フリーWLP信頼性テスト結果
Stress Test Duration No. of Samples No. of Failures
Solder Reflow 3x 150 0
Temp. Cycle 500x 77 0
1000x 77 0
High-Temp. Storage 1000 hours 240 0
Drop Test* 150x 60 0
* WLPデイジーチェーンを使用。

次のステップ
EE-Mail EE-Mail配信の登録申し込みをして、興味のある分野の最新ドキュメントに関する自動通知を受け取る。
シェア
その他のチャンネル  E-Mailこのページを知り合いに送る。



フィードバックをお寄せください。
内容に満足されましたか、あるいは満足されていませんか？もっと良いページにできると思いますか？あるいは、単なるコメントでも結構です。フィードバックをお待ちしています。—マキシムはお客様からいただく訂正、提案を元に改善していきます。 このページを評価し、フィードバックを送信する。



APP 1891: Aug 14, 2003
アプリケーションノート1891, AN1891, AN 1891, APP1891, Appnote1891, Appnote 1891

シェア




その他のチャンネル

 E-Mail



その他


EE-Mail™登録
印刷


    |         |         |     プライバシーポリシー     |     法的お知らせ
Copyright © 2012 by Maxim Integrated Products