DS1624 2線式通信のSDAホールドタイムの解説

Feb 16, 2005

要約：DS1624の2線式タイミング仕様は、I²Cと異なります。このアプリケーションノートでは、その違いを詳しく解説します。SDAは、DS1624によって内部的に保持されません。SCLの立下りエッジ完了後まで、SDAを保持するのはバスマスタの責任です。

はじめに

このアプリケーションノートでは、DS1624通信タイミングとI²C仕様間の違いを詳しく解説します。I²C仕様では、SCLおよびSDAラインは同時に遷移することが許容されています、なぜならば、SDAはスレーブデバイスによって少なくとも300ns間、内部的に遅延するからです。DS1624は、SCLを考慮してSDA信号を遅延しないので、したがって、STARTまたはSTOPの誤った生成を防ぐために、SCLがロジックローに完全に遷移するまで、SDAはマスターによって適切なロジック状態に保持されなければなりません。

適切なタイミング

DS1624のSDAラインは、SCLを考慮する内部遅延を持っていません。この理由により、SDAのロジックレベルは、データを書き込む場合には、SCLがロジックローに遷移が完了するまで、DS1624の外部で保持されなければなりません。2線式バス上にロジック｢1｣を書く場合には、SDAの遷移が保証されたロジックハイスレッショルドV_IH (0.7 × V_DD最小値)以下になる前に、SCLは保証されたロジックロースレッショルドV_IL (0.3 × V_DD最大値)に到達しなければなりません。ロジック｢0｣を書く場合には、SDAの遷移がV_IL以上になる前に、SCLはV_ILに到達しなければなりません。START条件を生成する場合には、SCLの遷移がV_IH以下になる前に、SDAはV_ILに到達しなければなりません。STOP条件を生成する場合には、SCLの遷移がV_IH以下になる前に、SDAはV_IHに到達しなければなりません。V_ILおよびV_IHの両方のレベルとも、各デバイスで量産テストが行われています。これは、デバイスの製造許容誤差を含む、全電圧および全温度範囲において、このタイミングを使った正常な動作を保証します。

図1.

図1.

図2.

まとめ

DS1624タイミングとI²C仕様には違いがあります。DS1624は、SCLを考慮したSDAの内部遅延がありません。したがって、システムのホストは、SCLの立下りエッジの間は、START条件と解釈されるロジック｢1｣、および、STOP条件と解釈されるロジック｢0｣を防止するためにSDA (のロジックレベル)を維持することが要求されます。

関連製品
DS1624	デジタルサーモメータおよびメモリ	無料サンプル

次のステップ
EE-Mail	EE-Mail配信の登録申し込みをして、興味のある分野の最新ドキュメントに関する自動通知を受け取る。
シェア	その他のチャンネル E-Mailこのページを知り合いに送る。

フィードバックをお寄せください。
内容に満足されましたか、あるいは満足されていませんか？もっと良いページにできると思いますか？あるいは、単なるコメントでも結構です。フィードバックをお待ちしています。—マキシムはお客様からいただく訂正、提案を元に改善していきます。このページを評価し、フィードバックを送信する。

APP 3272: Feb 16, 2005
アプリケーションノート3272, AN3272, AN 3272, APP3272, Appnote3272, Appnote 3272

その他のチャンネル

E-Mail

DS1624 2線式通信のSDAホールドタイムの解説

はじめに

適切なタイミング

まとめ

シェア

その他