ENGLISH 简体中文 日本語 한국어  



   
 
キーワードまたは型番を入力    




アプリケーションノート 1758

MAX2116とMAX2118の周囲熱設計

要約:このアプリケーションノートでは、ダイレクトコンバージョンチューナICのMAX2116とMAX2118の熱解析について説明します。最大周囲温度は105℃であることがわかっています。ケースから周囲への熱抵抗は66.3℃/ワットです。標準の接合部温度は、周囲温度25℃で、56.2℃と推定されます。

追加情報:

はじめに

MAX2116/MAX2118は、40ピン放熱強化型QFNパッケージを使用しています。露出パドルにより、このパッケージは非常に効率的な熱伝導体となり、熱設計が簡素化されています。

熱の大半は露出パドルを経由して伝わります。パッケージのリードや上部からの熱放散はほとんどありません。パドルをPCB (プリント回路基板)の銅に接続することで、熱の経路が確保されます。銅の表面積を広げるほど、冷却機能が向上します。

冷却を高める最も効率的な方法は、露出パドルの下に銅を使用することです。ただし、レイアウト上の制約のため、ほとんどの場合これを実現することは困難です。2番目に優れた方法は、グランドプレーンのような銅体部に接続されたビアを露出パドルの下に使用することです。MAX2116EVKITが良い例で、2層基板を使用して、これを実現しています。

熱問題に関する予備知識は、アプリケーションノート862 「Thermal Considerations of QFN and Other Exposed-Paddle Packages」を参照してください。

定義

ΘJA = 接合部から周囲への熱抵抗(℃/ワット)。ΘJAは、チップから周囲雰囲気への熱流に対する抵抗性を示す尺度です。ΘJAに含まれる熱流の経路としては、チップ上部、底部、露出パドル、リード、およびリードにつながる銅と集積回路(IC)の露出パドルがあります。

ΘJC = 接合部からケースへの熱抵抗(℃/ワット)。ΘJCには、チップからQFNパッケージの露出パドルへの熱流に対する抵抗が含まれます。

ΘCA = ケースから周囲への熱抵抗(℃/ワット)。ΘCAには、露出パドルから周囲雰囲気への熱流に対する抵抗が含まれます。ΘCAは、プリント回路基板(PCB)上の銅を通過する熱流の尺度です。汎用ケースでは、ΘCAはヒートシンクを通過する熱流に対する抵抗です。

TJ = 接合部温度(℃)

TC = ケース温度(℃)。ケース温度は、QFNパッケージの底部にある露出パドル中央部で測定します。

TA = 周囲温度(℃) (すなわちICの周囲雰囲気の温度)

TJA = TJ - TA = 接合部~周囲間での温度降下(℃)

TJC = TJ - TC = 接合部~ケース間での温度降下(℃)

TCA = TC - TA = ケース~周囲間での温度降下(℃)

PD = IC内での電力消費

図1.基本的な熱モデル
図1.基本的な熱モデル

電力は電流、熱抵抗は抵抗、温度は電圧としてそれぞれ表すことができます(図1を参照)。図1から以下のことがわかります。

ΘJA = (TJ - TA)/PD (式. 1)

ΘJAは℃/Wで測定した熱抵抗の尺度です。ΘJAの値は小さいことが望まれます。図1と式2から、ΘJAの値が低減すれば、所定の電力PDでの温度降下TJAが低減することがわかります。温度降下を最小限にすることで、設計者は、一定の周囲温度に対して、接合部の温度を低く抑えることができます(式3)。

TJA = ΘJA × PD (式. 2)

TJ = TA + ΘJA × PD (式. 3)


図2. 熱モデルの詳細
図2. 熱モデルの詳細

ΘJAは、ΘJCとΘCAの合計です(図2および式4を参照してください)。40ピンQFNパッケージのMAX2116/MAX2118の場合、ΘJCは2℃/Wに設定されています。設計者はこのパラメータを制御することはできませんが、ΘCAを制御することはできます。

ΘJA = ΘJC + ΘCA (Eq. 4)

条件

ΘJC = 2℃/W (40ピンQFNパッケージのMAX2116/2118)

ΘJA = 42.9℃/W (JDEC規格4に基づいて製造された単層基板。1オンス銅。露出パドルの下に9つのビア)

ΘJA = 30℃/W (JDEC規格4に基づいた多層1S2P基板(単層で2つの電源プレーン)。2オンス銅。露出パドルの下に9つのビア)

TJMAX = 150℃

PDMAX = 1391mW、5.25V、265mA

PDNOM = 975mW、5.0V、195mA

上記からわかるように、ΘJAには2つの値があります。2枚のPCBをJDEC規格4に基づいて製造および測定しました。単層基板の熱抵抗の値は非常に控えめな値であり、実際には、多層基板の熱抵抗ΘJA = 30℃/Wに近づくことが予想されます。JDECは多層基板で、2オンス銅と露出パドル下に9つのビアを使用していることに留意してください。標準的な2層基板では1オンス銅を使用しているので、熱抵抗は30℃/Wよりわずかに高くなる可能性があります。

図3. MAX2116の連続的な電力ディレーティング曲線
図3. MAX2116の連続的な電力ディレーティング曲線

設計

必要な熱ヒートシンクを決定するための一般的な設計指針をいくつか以下に示します。
  1. ICが受ける最大周囲温度(TA)を求めます。熱せられたテレビの上部の最大室内温度が穏やかな49℃で、回路からの熱上昇が6℃であると仮定します。これにより最大周囲温度は55℃となります。
  2. 最大接合部温度を求めます。MAX2116およびMAX2118では、TJMAX = 150℃となります。
  3. ICでの最大消費電力を求めます。MAX2116/MAX2118のデータシートによると、最大電流は265mAで、最大供給電圧は5.25Vです。
    PDMAX = 265mA × 5.25V = 1391mW
  4. 接合部~周囲間で必要な熱抵抗の総和を計算します(式1)。ΘJA = (TJ - TA)/PD = 95℃/1.391W = 68.3℃/W。したがって、MAX2116/MAX2118とPCBに必要な総合熱抵抗は68.3℃/Wです。
  5. ΘCA = ΘJA - ΘJC = 68.3 - 2 = 66.3℃/W
  6. 最悪でもΘCA = 66.3℃/WのPCBを設計する必要があります。
図4. このPCB設計が要求する最大は、ΘCA = 66.3℃/W
図4. このPCB設計が要求する最大は、ΘCA = 66.3℃/W

解析

標準的な設計における最大周囲温度を計算することができます。
  1. 1オンス銅の2層基板のΘJA = 32℃/Wと仮定します。
  2. 最大電力を計算します。PDMAX = 265mA × 5.25V = 1391mW
  3. 接合部~周囲間の温度降下を計算します。TJA = 1.391W × 32℃/W = 44.51℃
  4. 最大周囲温度を計算します。TA = TJ - TJA = 150℃ - 44.51℃ = 105℃
ここで、公称条件での標準接合部温度を計算します。
  1. 1オンス銅の2層基板のΘJA = 32℃/Wと仮定します。
  2. 公称電力を計算します。PDNOM = 195mA × 5.0V = 975mW
  3. 接合部~周囲間の温度降下を計算します。TJA = 0.975W × 32℃/W = 31.2℃
  4. TA = 25℃と仮定して、接合部温度を計算します。TJ = TJA + TA = 31.2℃ + 25℃ = 56.2℃

実験室にて

ΘCAを測定する方法の1つは、PCBの露出パドルのランドパターン上に抵抗器を配置することです。熱流がパッドに向かうように、抵抗とパッドに熱グリースを塗布します。抵抗の両端に電圧を印加し、既知の電力PDを供給します。熱電対を用いて周囲温度(TA)を測定します。同じく熱電対を用いてPCBパッドの温度(TC)を測定します。できるだけパッドの中心に熱電対を近づけてください。空気の流れが結果に影響することのないよう、密封したダンボール箱の中で測定してください4

  1. Amkor Technology, Application Notes for Surface Mount Assembly of Amkor's Micro Lead Frame (MLF) Packages. Application Note, Amkor Technology, March 2001.
  2. Guenin Bruce, What Are All these Different Thermal Numbers: Theta's, Psi's? A Mini-tutorial, Amkor Technology, February 1999.
  3. マキシムのアプリケーションノート862 「Thermal Considerations of QFN and Other Exposed-Paddle Packages
  4. JESD51 Methodology for the Thermal Measurement of Component Packages (Single Semiconductor Device).
  5. JESD51-7 High Effective Thermal Conductivity Test Board for Leaded Surface Mount Packages.
  6. JESD51-9 Test Boards for Area Array Surface Mount Packages Thermal Measurements.


関連製品  APP 1758: Dec 18, 2003
MAX2116 モノリシックVCO付き、完全DBSダイレクトコンバージョンチューナIC フルデータシート
(PDF, 264kB)
MAX2118 モノリシックVCO付き、完全DBSダイレクトコンバージョンチューナIC フルデータシート
(PDF, 264kB)

自動アップデート
お客様が関心のある分野でアプリケーションノートが新規に掲載された際に自動通知Eメールの受信を希望する場合は、EE-Mail™にご登録ください。


We Want Your Feedback!



フィードバックをお寄せください。
内容に満足されましたか、あるいは満足されていませんか?もっと良いページにできると思いますか?あるいは、単なるコメントでも結構です。フィードバックをお待ちしています。—マキシムはお客様からいただく訂正、提案を元に改善していきます。 このページを評価し、フィードバックを送信する。

 

ダウンロード、PDFフォーマットダウンロード、PDFフォーマット(58kB)
 AN1758, AN 1758, APP1758, Appnote1758, Appnote 1758

        •         •         •     プライバシーポリシー     •     法的お知らせ

    Copyright © 2009 by Maxim Integrated Products