要約：ウェハレベルパッケージ(WLP)は、集積回路(IC)を下向きにしてプリント基板(PCB)に実装し、チップのパッドとPCBのパッドを個々の半田ボールを通して接合することができます。このアプリケーションノートでは、パッケージ方法とその利点について説明します。また、マキシムWLPのためのPCBレイアウトと実装プロセスの開発について説明します。 ウェハレベルパッケージ(WLP)は、個々の半田ボールを使用して、プリント基板(PCB)に集積回路(IC)を実装します。ICは下向きに取り付けます。この技術は、その他のボールグリッドアレイ、リード付きCSP、およびラミネートCSPとは異なり、ボンドワイヤやインタポーザの接続はありません。最大の特長は、ICとPCB基板間のインダクタンスが最小限に抑えられるということです。パッケージサイズの小型化、製造サイクルタイムの短縮、および熱伝導特性の向上などの利点もあります。 このドキュメントは、マキシムWLPのためのプリント基板(PCB)のレイアウトと実装プロセスの開発について説明します。この内容は、初期のPCBレイアウト設計と実装プロセスの開発を対象としており、お客様の最終製品の信頼性目標については、想定していないことに注意してください。特定の最終製品の寿命の信頼性要件については、お客様が認定する必要があります。 パッケージ構造 マキシムのパッケージ概要 WLP半田バンプの相互接続は、シリコンウェハのサブストレート上に積み重ねることによって生成されます。まず、ウェハ回路表面にBCB (ベンゾシクロブテン)樹脂のフィルムを形成します。このフィルムによって、半田ボールの接合による機械的応力が緩和され、またダイ表面の電気的絶縁が確保されます。次に、ICボンディングパッドと電気的に接続することができるように、BCBフィルムにビアをマスクで形成するとともに、ビア上にアンダバンプメタル(UBM)層を作成します。また、通常は、BCBフィルムをもう1層形成してソルダーマスクとし、半田ボールをリフローするときの直径と位置を定めます。現在のパッケージI/O設計には、2～55個の半田付け可能端子が含まれています。図1を参照してください。標準の半田バンプ合金は、共晶Sn63Pb37、｢高Pb｣のPb95Sn5、および｢Pbフリー｣のSn96.5Ag3Cu0.5です。図2にWLP半田バンプ構造の断面図を示します。部品の裏面は、Pin-1の識別子と識別コードがレーザ刻印された剥き出しのシリコンです。二重金属層再分配(RDL)プロセスによって、周辺ボンドパッドからバンプアレイパターンに半田バンプを移動することができます。 図1. 一般的な2バンプCSP、55バンプのフリップチップ、4 × 4 UCSP™ 図2. 一般的なWLP構造の断面図 WLPキャリアテープ WLPの出荷形態は、テープアンドリール(T&R)のみです。テープアンドリールの要件は、EIA-481、EIA-746、およびEIA-747の規格に基づいています。テープアンドリールの標準的な構造を図3に示します。マキシムのフリップチップおよびCSPデバイスは、すべて7インチまたは13インチのリール形態で、エンボスキャリアテープのポケットに入れて、感圧接着剤(PSA：Pressure Seal Adhesive)のカバーテープでシールして出荷されます。Surftape®やSurftape-Lite®などの他の種類のキャリアテープ、および他のサイズのリールにも要望があれば対応することができます。 図3. 標準的なWLPキャリアテープの構造 テープアンドリールキャリアでは、ボールは下向きになっています。また、Pin 1の向きはキャリアテープの各ポケット内で一定です。カバーテープの剥離強度は、0.1N～1.0N (重量換算すると10gf～102gf)です。 PCBレイアウト PCB設計の要件は、IPC-A-600とIPC-6012Aの規格に準拠しています。標準的なFR4 (Tg = 120℃～150℃)の銅箔ラミネートは、240℃までのピーク温度のあらゆる半田リフロープロファイルに利用することができます。ピーク温度が240℃～270℃の半田リフロープロファイルには、高性能のFR4ラミネートまたはBTラミネート(Tg = 170℃～185℃)をお勧めします。マキシムのすべての半田バンプ合金については、無電解ニッケル/浸漬金(ENIG)が、PCB銅ランドパッドの表面仕上げ(最小100マイクロインチ/最大300マイクロインチのニッケルの上に最小3マイクロインチ/最大20マイクロインチの金)に適したメッキです。銅ランドパッドには、OSPコーティング(有機表面保護コーティング)も適しています。 すべての半田バンプのグリッドアレイパッケージについては、ソルダーマスクデファインド(SMD)パッドよりもノンソルダーマスクデファインド(NSMD)ランドパッドが適しています。すべてのパッド間にソルダーマスクの使用をお勧めします(ソルダーマスクとパッドの設計クリアランスが0.002インチ～0.003インチ)。折りたたみ可能な半田バンプリフロー(共晶SnPbおよびPbフリー)のパッドサイズは、通常、半田バンプの最大直径よりも20%～25%小さいため、半田接合部によって部品スタンドオフの最大高さが得られることになります。折りたたみ不能な半田バンプリフロー(高Pb)のパッドサイズは、通常、半田パンプの最大直径よりも0.002インチ～0.004インチ大きいため、X線によって半田濡れと半田接合部の受け入れ検査が可能となります。この｢高Pb｣半田バンプパッドの設計ルールの唯一の例外は、マキシムの2バンプCSP (図1)です。このCSPの場合、半田リフロー中に発生するバンプ設計の固有のダイチルトを最小限に抑えるため、ランドパターンとバンプの最大寸法を1対1にすることをお勧めします。ランドパターンは、円形でも正方形でも構いません。パッドと接続トレースは対称的に配置し、半田リフロー中に濡れ力が中心を外れないようにします。半田の逃げを避けるため、NSMD銅パッドへの配線パターンは、線幅を銅パッド直径の半分以下とした信号トレース1本のみとします。 WLPを覆い、接触による損傷から保護することができる背の高いパッケージが隣接する部品に含まれるようにすべてのWLP部品のPCB位置を決定します。 PCBの実装プロセスのフロー 半田ペーストスクリーン印刷プロセス 半田ペーストスクリーン印刷は、PCB実装歩留まりと半田接合部の信頼性を左右する重要なプロセスです。少なくとも、半田厚、パッドカバー率、および半田付け用ランドパターンの位置決め精度を検査する必要があります。 半田ペーストの選定：半田ステンシル開口部の制限により、Type 3 (半田粒径が25～45ミクロン)またはType 4 (20～38ミクロン)を使用してください。また、低ハロゲン(ハロゲン化合物含有量100ppm未満)、無洗浄のロジン/レジンフラックスであるROL0/REL0 (J-STD-004による呼称)を使用し、リフロー後の洗浄処理をなくすことをお勧めします。 半田ステンシル作成：電解研磨したステンレスの薄板をレーザカットするか、ニッケルベースの金属電気鋳造によって作成します。ニッケル電気鋳造は高コストですが、微小開口部を作成することができるため半田ペースト塗布の再現性が高く、また、ステンシル厚を自由に設定することができるという利点があります。この製造工程からステンシル開口部を台形断面とすることによって、半田ペーストの切れをよくすることもできます。 半田ステンシル開口部の設計：半田ペースト塗布の再現性を向上するためには、｢正方形(角の半径25ミクロン)開口部｣対｢円形開口部｣の開口比を、レーザカットのステンレス薄板の場合は≥ 0.75、電気鋳造ニッケルの場合は≥ 0.66にすることが望まれます。開口比は、開口部面積を開口部横壁の面積で割った数値です。必要に応じて、図4と図5に示すように、開口部のX軸とY軸をランドパッドからオフセットし、半田ペーストの間隔をできる限り広くして、半田ブリッジの発生を抑えます。 半田ステンシル厚：半田ステンシル厚は、半田バンプの高さを超えてはいけません。半田ステンシル厚は、選択した開口部の設計と組み合わせた場合に、開口比の要件を満たす必要があります。複合技術を用いたPCB実装でこのようなステンシル設計の要件が他の必要なSMT部品と矛盾する場合、IPC-7525設計規格に準拠して、ステップダウンステンシルまたは2回印刷ステンシルの処理を利用することができます。 図4. 2 × 2 UCSPのオフセット開口部の半田ステンシル設計の例 図5. DS2761Xフリップチップのオフセット開口部の半田ステンシル設計の例 部品の搭載 マキシムのWLPシリコンダイはすべて、吸引ノズルによってキャリアテープリールのポケットから取り出され、一般的なファインピッチ自動ICピックアンドプレース機(位置決め誤差0.050mm以下、4σによって、PCBサブストレートに搭載します。ピックアンドプレース機のテープリールフィーダーは、固定ベース型でなければなりません。機械的なセンタリングピックデバイスは、シリコンパッケージを損傷させる危険性が高いため使用しないでください。 自動ピックアンドプレース機の位置決め精度は、ビジョンアライメントがパッケージアウトラインセンタリングであるかバンプグリッドアレイセンタリングであるかによって異なります。位置合わせ精度が低下しても高速に搭載したい場合にはパッケージアウトラインセンタリングを、搭載速度が低くても高精度の位置合わせが必要な場合にはバンプグリッドアレイセンタリングを使用します。バンプグリッドアレイ中心線からのパッケージアウトライン中心線(X,Y)の最大設計許容誤差は、±0.035mmです。 半田リフロー時の濡れ力によってセルフアライメントが行われるためには、PCBパッド中心から半田バンプのオフセットを最大で±0.100mm (X方向およびY方向とも)とします。 すべてのシリコンダイパッケージに加えられる力を、≤ 2N (204gf)に抑える必要があります。実際の位置決めの力は、メータ付き校正済みロードセルを使用して定期的に測定する必要があります。 位置決め精度の確認と測定は、2次元X線検査機によって行います。 半田ペーストリフロー マキシムのWLPは、業界標準の半田ペーストリフロープロセスに適合しています。窒素雰囲気リフロー半田はオプションです。 リフロー中の伝熱量を制御するため、ガス強制対流式リフロー炉の使用をお勧めします。 WLP半田バンプ部品は、3回の標準的なリフローサイクルに耐えることができます。 リフロー後の半田接合部検査では、2次元X線検査または3次元X線断層撮影によって、半田ショート、半田不足、半田欠落、半田オープンの検査を行うことをお勧めします。 共晶Sn-Pbおよび｢高Pb｣の半田バンプWLPへの共晶Sn-Pb半田ペーストリフロー：公称ピーク温度は220℃ ±15℃、183℃の半田溶融温度以上の保持時間は60秒 ±15秒です。炉の温度変化は、インライン熱電対によって測定し、確認します。共晶Sn-Pb半田ペーストのリフロー温度プロファイルの例を図6に示します。バンプ接点での金属間結合層をさらに強固にするため、｢高Pb｣半田バンプWLPに対する共晶Sn-Pb半田ペーストリフローには、ピーク温度の｢上限値｣をお勧めします。 図6. 共晶Sn-Pb半田ペーストの温度プロファイルの例 ｢Pbフリー｣半田ペーストリフロー：公称ピーク温度は250℃ ±10℃、217℃～221℃の半田溶融温度以上の保持時間は60秒 ±15秒です。炉の温度変化は、インライン熱電対によって測定し、確認します。Sn96.5Ag3.5とSnAg (2～4) Cu (0.5～0.8)合金の｢Pbフリー｣半田ペーストのリフロー温度プロファイルの例を、図7に示します。 Pbフリーの詳細については、ここをクリックしてください。 図7. Sn96.5Ag3.5とSn-Ag-Cu ｢Pbフリー｣半田ペーストの温度プロファイルの例 部品のリワーク WLPのリワークは、ボールグリッドアレイ(BGA)のリワークと同様に行います。 WLPの取り外しでは、まず、下部予熱ヒータとホットエアガンを用い、リフロープロファイルと同じように局所加熱します。 ノズル温度が半田接合部の溶融温度を超えると、不具合の生じた部分をプラスチックピンセットか吸着ツールを使って取り外すことができます。 PCBパッドの表面は、温度制御付き半田ごてでならしておきます。 ジェルなどの粘着性フラックスをパッドに塗布します。 吸着型のピックアップツールを使って新しい部品をピックアップし、ビジョンアライメント位置決め治具を用いて正確な位置に置きます。 取り外し時と同じ下部予熱ヒータとホットエアガンを用い、上記のリフロープロファイル仕様にしたがって、部品のリフローを行います。 エポキシ封止(すべてのFCOB (Flip Chip on Board)実装に必要) 実装したCSP回路にキャピラリアンダフィルエポキシやグロブトップエポキシの封止を追加することによって、半田接合の相互接続部の機械的強度が向上し、加速熱サイクル(ATC)テストの信頼性がエポキシ封止のない部品よりも最大で10X向上します。この｢封止効果｣によって、チップとサブストレートの間のエポキシ接着剤による機械的結合メカニズムの性能が向上します。また、エポキシ封止は、水蒸気、湿気、および化学汚染に対する物理的な防壁になります。さらに、アンダフィルエポキシは、隣接する半田バンプ間の熱サイクルストレスによる半田クリープに対する物理的な防壁となり、グロブトップエポキシは、シリコン裏面やWLPのエッジを機械的な接触による損傷から物理的に保護します。 材料特性について 半田接合の接続部に適合する硬化エポキシの線膨張係数(CTE)。Sn63Pb37 (21ppm/℃)～Pb95Sn5 (29ppm/℃)、65%～70%のシリカフィラー 製品の保存寿命温度の全要件を満たすための高いガラス転移(Tg) (最小硬化エポキシTg ≥ サブストレートTg、FR4 = 120℃～135℃、BT/強化FR4 = 170℃～185℃) BCBパッシベーションとLPIソルダーマスクに対する高い接着特性 低イオン。ハロゲン化合物の含有量100ppm未満 低粘着性と高フロー速度。最小ギャップサイズが50mm (2mil)のフロー性能 ひずみや縮みの少ないマトリックス 最小限の水蒸気吸収 目視検査の受け入れ基準 アンダフィルエポキシによって、1つの欠落もなく、ダイの周囲全体にポジティブフィレットが連続して形成される必要があります。ポジティブフィレットは、最小接触高さがダイ底面のエッジで、最大接触高さがダイ上面のエッジを超えないものと定義されています。さらに、フィレットは、ダイのエッジの外側からサブストレート表面に対して正の濡れ角を示す必要があります。 目に見えるエポキシ表面部分は、均一で、欠落やピンホールのない状態でなければなりません。 エポキシが電気的な接触面を必要とする実装に添加されていないものとします 図9と図10に示すように、走査型超音波顕微鏡(C-SAM)の画像をアンダフィルの欠落検知の分析手法として利用することができます。 SPC性能を監視する単純な方法として、液体エポキシ吐出の増量測定を利用することができます。 図8. エポキシ封止のオプション 図9. 走査型超音波顕微鏡(C-SAM)の画像の例 図10. 走査型超音波顕微鏡(C-SAM)の画像の例 梱包および出荷 WLP実装基板の取り扱い、梱包、および出荷時には、WLP部品に損傷を与えないように注意する必要があります。特に、WLPにエポキシ封止が施されていない場合には、細心の注意が必要です。WLPを搭載したPCBについて、実装側の梱包仕様を詳細に検討し、最適化してください。 UCSPはMaxim Integrated Products, Inc.の商標です。 フィードバックをお寄せください。 内容に満足されましたか、あるいは満足されていませんか？もっと良いページにできると思いますか？あるいは、単なるコメントでも結構です。フィードバックをお待ちしています。—マキシムはお客様からいただく訂正、提案を元に改善していきます。 このページを評価し、フィードバックを送信する。 自動アップデート お客様が関心のある分野でアプリケーションノートが新規に掲載された際に自動通知Eメールの受信を希望する場合は、EE-Mail™にご登録ください。 その他の情報   APP 3377: Mar 28, 2005 DS1804 NVトリマポテンショメータ フルデータシート (PDF, 192kB) 無料 サンプル DS1845 デュアルNVポテンショメータおよびメモリ フルデータシート (PDF, 204kB) 無料 サンプル DS2401 シリコンシリアルナンバー フルデータシート (PDF, 288kB) 無料 サンプル DS2406 1kビットメモリ付き、デュアル、アドレス指定可能なスイッチ フルデータシート (PDF, 264kB) 無料 サンプル DS2411 VCC入力付き、シリコンシリアルナンバ フルデータシート (PDF, 192kB) 無料 サンプル DS2415 1-Wireタイムチップ フルデータシート (PDF, 256kB) DS2417 割込み付き、1-Wireタイムチップ フルデータシート (PDF, 164kB) 無料 サンプル DS2432 SHA-1エンジン内蔵、1kビット保護1-Wire EEPROM 要約版データシート (PDF, 408kB, English only) DS2433 4kb、1-Wire EEPROM フルデータシート (PDF, 700kB) 無料 サンプル DS2502 1kbアドオンリーメモリ フルデータシート (PDF, 744kB) 無料 サンプル DS2760 高精度Li+ (リチウムイオン)バッテリモニタ フルデータシート (PDF, 296kB) DS2761 高精度Li+ (リチウムイオン)バッテリモニタ フルデータシート (PDF, 316kB) DS2762 警報付き、高精度Li+ (リチウムイオン))バッテリモニタ フルデータシート (PDF, 268kB) 無料 サンプル DS60 アナログ温度センサ フルデータシート (PDF, 44kB) DS9503 抵抗付き、ESD保護ダイオード フルデータシート (PDF, 69kB) 無料 サンプル   ダウンロード、PDFフォーマット (412kB)  AN3377, AN 3377, APP3377, Appnote3377, Appnote 3377