要約：DS2780の電流測定のオフセット誤差は基板レイアウトに大きく依存します。測定のオフセットに対するインダクタンスの影響を制限するには、測定回路の全ループ面積を最小限に抑える必要があります。 はじめに クーロンカウントICの場合と同様、電流測定時の精度を維持するには、適正な基板レイアウトが重要になります。DS2780は、利得に関連するどのような電流測定誤差も補償しますが、オフセット誤差については補償することができません。電流測定のオフセット誤差を最小限に抑えるため、DS2780を使用する回路設計者は、このアプリケーションノートに記載したレイアウトの推奨事項にしたがうことをお勧めします。 アプリケーション回路 セルパックにおける大きさの制限があるため、通常、部品はPCBの片側だけに実装されます。また、幅の狭いPCBでは、DS2780のような8ピンTSSOPパッケージの実装は、通常、パッケージのリードをPCBの長方向に揃えるように制限されます。この厳しい制限によって部品実装の選択の自由が制限されます。図1は、SNSとVSSトレースの用の理想的なレイアウトを示しています。検出抵抗はできるだけICの近くに配置する必要があり、またVSSとSNS間のループ面積は、トレース間の浮遊インダクタンスを最小とするため、絶対に最短に保つ必要があります。PCBの片側のプレーンだけでは、これを達成することができない場合があります。図2は、別のプレーンを通してVSSとSNSを引き回す必要がある場合の最適レイアウトを示しています。PCBのインダクタンスの制限に失敗すると、データシートの規格値よりも大きなA/Dオフセット誤差が生成される可能性があります。 図1. 電流オフセット誤差を最小限に抑える適正な基板レイアウト 図2. 複数プレーンでの適正な基板レイアウト まとめ DS2780は、VSSインピーダンスやVSSインダクタンスによって生じる電流測定時のオフセット誤差について調整することはできません。回路ボードは、VSSとSNSのトレース間の閉ループスペースを制限することによってこれらの影響を最小限に抑えるように設計する必要があります。利得の誤差は、ソフトウェアトリミングを用いて修正することができるため、利得の精度を得るための特別なレイアウトルールは必要ありません。 関連製品   APP 3406: Jun 22, 2005 DS2780 スタンドアロン残量ゲージIC フルデータシート (PDF, 492kB) 無料 サンプル 自動アップデート お客様が関心のある分野でアプリケーションノートが新規に掲載された際に自動通知Eメールの受信を希望する場合は、EE-Mail™にご登録ください。 We Want Your Feedback! フィードバックをお寄せください。 内容に満足されましたか、あるいは満足されていませんか？もっと良いページにできると思いますか？あるいは、単なるコメントでも結構です。フィードバックをお待ちしています。—マキシムはお客様からいただく訂正、提案を元に改善していきます。 このページを評価し、フィードバックを送信する。   ダウンロード、PDFフォーマット(41kB)  AN3406, AN 3406, APP3406, Appnote3406, Appnote 3406