要約：このアプリケーションノートでは、外付け部品を変更せずに、DS3254、DS3253、DS3252、およびDS3251のDS3、E3、STS-1ラインインタフェースユニット(LIU)の送信パルスの設定(振幅と形状の両方)を調整する方法について説明します。
はじめに
DS3254、DS3253、DS3252、およびDS3251のDS3、E3、STS-1ラインインタフェースユニット(LIU)のデフォルトの動作では、常に仕様の範囲内の送信パルスが生成されます。とはいえ、特定のアプリケーションの要求に合わせてパルス出力を変更することが必要になる、または望ましい場合があります。このアプリケーションノートでは、変更すべきレジスタ、また変更することによって得られるパルス調整について説明します。このアプリケーションノートでは、満足な結果を得られるようにするための、パルス振幅とパルス形状の両方の設定についても明らかにします。
振幅の調整
以下のレジスタを使用して、送信パルスの振幅を制御することができます。
|
レジスタ名： |
テストレジスタC |
| レジスタアドレス： |
0Ah |
|
レジスタの説明： |
テストレジスタCのビット6～3 (TESTC.6～TESTC.3)を使用して、トランスミッタの振幅を調整します。このビット設定は追加するごとに効果が現れます。ただし、｢TESTC.6 = 1でTESTC.5 = 1｣の場合を除きます(この場合には、すべての振幅設定が置き換わります)。 |
ビット7：正しく動作するためには、このビットを0に設定する必要があります。
ビット6、5：これらのビットの意味を以下の表に示します。
| Bit 6 |
Bit 5 |
Amplitude Adjustment |
| 0 |
0 |
No amplitude adjustment |
| 0 |
1 |
Amplitude raised by 8% |
| 1 |
0 |
Amplitude lowered by 8% |
| 1 |
1 |
Amplitude raised to current limiter threshold (amplitude, max) |
ビット4：振幅が4%増加します。
ビット3：振幅が2%増加します。
パルス幅と形状の調整
以下のレジスタを使用して、送信パルスの形状を制御することができます。
| レジスタ名： |
テストレジスタC |
| レジスタアドレス： |
0Ah |
|
レジスタの説明： |
テストレジスタCのビット2～0 (TESTC.2～TESTC.0)を使用して、相互に排他的なさまざまな調整をトランスミッタのパルス形状に加えることができます。これらのビットを使用すると、パルスのマスク形状を調整することができます。 |
ビット2～0： これらのビットの意味を以下の表に示します。
| Bit 2 |
Bit 1 |
Bit 0 |
Pulse shape adjustment |
| 0 |
0 |
0 |
No pulse adjustment |
| 0 |
0 |
1 |
Make pulse ~0.8ns wider (DS3/STS-1, LBO = 0 Mode Only) |
| 0 |
1 |
0 |
Make pulse ~0.8ns narrower (DS3/STS-1, LBO = 1 Mode Only)Make pulse ~1.1 ns narrower (E3 Mode Only) |
| 0 |
1 |
1 |
Flattens top of pulse slightly |
| 1 |
0 |
0 |
Not useful (Do not use.) |
| 1 |
0 |
1 |
Force square pulses (Forces E3 mode in the wave shape circuit.) |
| 1 |
1 |
0 |
Not useful (Do not use.) |
| 1 |
1 |
1 |
Not useful (Do not use.) |
| レジスタ名： |
テストレジスタD |
| レジスタアドレス： |
0Bh |
| レジスタの説明： |
このレジスタは、動作モードによって異なる効果を示します。送信パルスは折れ線形式で構築されるため、各セグメントの相対期間を調整することによって波形を変更することができます。DS3モードとSTS-1モードでは、パルス構築に加えて、ローパスフィルタリングも行われます。パルス振幅は、すべてのモードにおいて、これらの設定による影響を受けません。 |
DS3モードとSTS-1モードでは、テストレジスタDのビット7およびビット3～0 (TESTD.7、TESTD.3～TESTD.0)を使用してランプ時間を変更することによって波形を調整します。
E3モードでは、テストレジスタDのビット7およびビット4～0 (TESTD.7、TESTD.4～TESTD.0)を使用してランプ時間を変更することによって波形を調整します。
DS3モードとSTS-1モードの設定
DS3モードとSTS-1モードでは、下位4ビットはほぼ独立して動作するため、設定を任意に組み合わせて使用することができます。たとえば、ビット1とビット2の両方をセットすると、パルスの幅がわずかに広くなり、パルスの尖塔値がより平坦になります。ビット0とビット3をセットすると、パルスの幅は広くなりますが、パルスの尖塔値はより鋭くなります。4つのビットのすべてをセットすると、パルスの幅は広くなり、形状はほとんど変化しません。
ビット7：ビットTESTD.3とTESTD.0の立下りのアンダシュート効果を2倍にします。
ビット6～4：正しく動作するためには、これらのビットを0に設定する必要があります。
ビット3：立下りのアンダシュートのレベルを増大します。これは、波形回路がパルスの立下りエッジを駆動する期間を増大することによって達成されます。
ビット2：パルストップの後半分を延長します(アンダシュートがわずかに増加します)。
ビット1：パルストップの前半分を延長します(アンダシュートがわずかに減少します)。
ビット0：立下りのアンダシュートのレベルを減少します。これは、波形回路がパルスの立上りエッジを駆動する期間を増大することによって達成されます。この動作はパルス振幅に影響しません。パルス振幅は、これとは別に制御されます。
E3モードの設定
E3モードでは、理想的なパルスは正方形であるため、ビットは主としてパルスの期間に影響を及ぼします。ただし、ビット4は立上りエッジの形状に影響します。また、振幅(TESTC6：3)を増大すると同時に外付け負荷抵抗(振幅を低下させる)を減らすことによって、パルストップを平坦にすることができます。
ビット7：ビットTESTD.0の効果を2倍にします。
ビット6、5：正しく動作するためには、これらのビットを0に設定する必要があります。
ビット4：パルスの立上りエッジを鋭くします。
ビット3：パルスを約0.25ns短縮します(TESTD.7 = 1の場合、このビットは無効です)。
ビット2：パルスを約0.25ns延長します。
ビット1：パルスを約0.25ns延長します。
ビット0：パルスを約0.25ns延長します(TESTD.7 = 1の場合は約0.5ns)。
参考資料
LIUの初期化と設定に関するご質問は、Telecommunication Applicationsサポートチームまで、電子メールまたは電話(01-972-371-6555)にてお問い合わせください(英語のみの対応となります)。
DS3254、DS3253、DS3252、またはDS3251ラインインタフェースユニットの詳細については、該当するデータシートを参照してください。これは、ダラスセミコンダクタ/マキシムのウェブサイトの『T/Eキャリアおよびパケット化製品』で入手可能です。
| 関連製品 | |
APP 3777: Aug 03, 2006
|
|
|
自動アップデート
お客様が関心のある分野でアプリケーションノートが新規に掲載された際に自動通知Eメールの受信を希望する場合は、EE-Mail™にご登録ください。
フィードバックをお寄せください。
内容に満足されましたか、あるいは満足されていませんか？もっと良いページにできると思いますか？あるいは、単なるコメントでも結構です。フィードバックをお待ちしています。—マキシムはお客様からいただく訂正、提案を元に改善していきます。
このページを評価し、フィードバックを送信する。
| 
ダウンロード、PDFフォーマット
