要約：このドキュメントは、HFRD-16.0リファレンスデザイン、1Gbps～4.25Gbpsのアクティブ銅SFPケーブルアセンブリの補足です。アクティブ銅SFPケーブルアセンブリのSFPシリアル制御インタフェースとしてDS28CZ04を使用する方法を示しています。このドキュメントの範囲を超える細部を理解するためには、リファレンスデザインのコピーを入手することをお勧めします。 はじめに ファイバチャネル、ギガビットイーサネット、およびInfiniBandのネットワークスイッチは、1Gbps以上のデータ転送レートで動作します。これらの機器の標準のインタフェースはSFPポートであり(スモールフォームファクタプラガブル)、通常のGBIC(ギガビットインタフェースコンバータ)と同じ機能を備えていますが、物理サイズは小さく密度が高くなっています。SFPアクティブ銅ケーブルアセンブリはSFPポートに直接接続されます。このケーブルのコネクタに組み込まれたトランシーバの電子回路は、デバイス間の長さが最大20mで4.25Gbpsの信号を再生して調整します。Ｓmall Form-factor Pluggable (SFP) Transceiver MultiSource Agreement (MSA)¹では、機械的インタフェース(物理的寸法)と電気的インタフェース(ピンの割当てやプロトコルなど)が定義されています。これには、モジュール定義インタフェースやデータフィールド記述の仕様が含まれます。これらのプラグアンドプレイのデータフィールドは、SFPシリアルIDとも呼ばれ、I²CバスのCMOS EEPROMデバイスに保存されます。DS28CZ04²の4kb I²C/SMバスEEPROMは、SFP要件に適合しています。その汎用I/Oポートは、銅ケーブルのプリエンファシスドライバMAX3982を制御したり、シリアルインタフェースを通じてMAX3748Aレシーバで着信信号の状態を通知したりする機能が追加で備わっています。 回路 図1は、ケーブルの片側で使用する回路の簡易回路図を示します。左上部のボックスは、SFPコネクタであり、すべての信号とピン配置を示しています。ピンの名前と信号の機能の間の相互参照を表1に示します。DS28CZ04 I²CメモリチップはMOD-DEF1、MOD-DEF2、およびトランスミッタの電源/グランドに接続します。正しいSFPスレーブアドレスに属するためには、アドレスピンA1とA2をグランドに接続する必要があります。書込み保護(WP)とマスタリセット(MRZ)は使用しません。したがってこれらのピンは、それぞれグランド(WP)と電源(MRZ)に接続します。PIO2とPIO3は、MAX39823ドライバチップU2のプリエンファシス入力を制御します。SFPコネクタからの送信データは、AC結合でU2の差動入力に転送されます。差動出力はじかにケーブルを駆動します。差動出力の大きさは、OUTLEV入力を通じて2つのレベルのうちの1つに設定することができますが、これはPIO1によって制御されます。U2の残りのピンの接続方法の詳細については、上述のHFRD-16.0のドキュメントを参照してください。 回路図では、MAX3982ドライバチップの出力は、SFPコネクタから入力されるTX Disable信号を通じて制御します。これは、送信するデータがない場合に、差動出力端で信号が発生することを防止する1つの方法です。別の方法として、差動入力端でデータを検出することができない場合に、外部のTX Disable信号を無視して、代わりにMAX3982によってその出力をディセーブルにすることが可能です。この場合には、MAX3982のLOS出力をMAX3982のTX_DISABLE入力にじかに接続します。MAX3982のTX_DISABLEは、内部にプルアップ抵抗器を備えています。3番目の方法は、制御されたTX_DISABLEを自動的に組み合わせる方法です。この方法では、2入力ORゲートを追加する必要があり、入力の一方はSFPコネクタのTX Disableに接続し、もう一方はMAX3982のLOS出力と接続します。これには、VCCTに対して10kΩのプルアップ抵抗器が必要です。これによって、ORゲートの出力は、MAX3982のTX_DISABLE入力を駆動します。 ケーブルからの入力信号は、MAX3748A4レシーバU3にAC結合で供給され、公称振幅に復元されます。復元された信号は、AC結合でSFPコネクタに転送されます。ケーブルからの信号が消失した場合、あるいは振幅が極めて小さい場合、U3はLOS信号をアサートし、これがSFPコネクタとDS28CZ04のPIO0に転送されます。MAX3748AのLOS出力はオープンコレクタであるため、MSAに規定されたとおり、ホスト内のVCCRに対して4.7kΩ～10kΩのプルアップ抵抗器が必要です。U3の残りのピンの接続方法の詳細については、HDRD-16.0のドキュメントを参照してください。 図1. SFPアクティブ銅ケーブルアセンブリ内のDS28CZ04の簡易回路図 表1. SFPコネクタのピン配置 Pin Number Name Function 1 VEET Transmitter Ground 2 TX Fault Transmitter Fault Indication, active-high; low indicates normal operation 3 TX Disable Transmitter Disable, active-high; low indicates normal operation 4 MOD-DEF2 Module Definition 2, SDA, I2C data line 5 MOD-DEF1 Module Definition 1, SCL, I2C clock line 6 MOD-DEF0 Module Definition 0, tied to ground on the board 7 Rate Select Optional Input: select between full or reduced receiver bandwidth; low/open indicates reduced bandwidth, high indicates full bandwidth 8 LOS Loss of Signal (from receiver chip), active-high; low indicates normal operation 9 VEER Receiver Ground 10 VEER Receiver Ground 11 VEER Receiver Ground 12 RD- Inverted Received Data Out (from receiver chip) 13 RD+ Received Data Out (from receiver chip) 14 VEER Receiver Ground 15 VCCR Receiver Power, 3.3V ±5% DC 16 VCCT Transmitter Power, 3.3V ±5% DC 17 VEET Transmitter Ground 18 TD+ Transmit Data In (to transmitter chip) 19 TD- Inverted Transmit Data In (to transmitter chip) 20 VEET Transmitter Ground SFPシリアル制御インタフェースとしてのDS28CZ04 DS28CZ04は、図2のブロック図に示すとおり、2線式シリアルインタフェース、4kbのEEPROM、および4つの双方向PIOチャネルで構成されます。このデバイスは、I²Cインターフェースを通じて、標準モードまたはファーストモードでホストプロセッサと通信します。DS28CZ04は単一のメモリアドレスバイトを使用し、また2つのスレーブアドレス(通常、デバイスアドレスA0hおよびA2hと呼ばれる)を占有し、512のメモリ位置のすべてにアクセスします。 図2. DS28CZ04のブロック図 DS28CZ04は、2セグメント(下位半分、上位半分)の256バイトで構成された512バイトのメモリを備えています(表2Aと2B)。メモリマップとデバイスアドレス指定は、SFF-8472ディジタル診断アドレス割当に対応しています。EEPROM全体は、WP端子をVCCに接続することによって書込み保護されます。PIO端子は、1つのアドレス(= シングルアドレスモード)または個別アドレス(= マルチアドレスモード)によってアクセスされます。PIO直接アクセスアドレス指定によって、データパターンの高速生成と高速サンプリングが可能です。 DS28CZ04は、複数のEEPROMレジスタを備えているため、ユーザは、デバイスをSFFモードでパワーアップするのかどうかを選択することが可能で、また以下に示すパワーオン時のデフォルト条件を定義することができます。 各PIOの出力状態(出力モードのハイ、ロー) 各PIOのデータ方向(入力、出力) 各PIOの出力タイプ(プッシュ-プル、オープンドレイン) 各PIOの読取りビット反転(真、偽)。いったんパワーアップすれば、SRAMレジスタを通じてPIOの設定値を上書きすることができますが、パワーオン時のデフォルト値には影響しません。 図3は、PIOの簡略図を示します。フリップフロップは、PIO R/Wアクセスレジスタおよびメモリアドレス7Ahと7Bh (デバイスアドレス = A0h)によってアクセスされます。これらは、メモリアドレス76hと77h (デバイスアドレス = A0h)に保存されたデータに従って、電源投入時またはリセット中に初期化されます。PIOが入力として構成されると、PIO出力はトライステート(ハイインピーダンス)になります。PIOが出力として構成されると、PIO入力は対応する読取り反転ビットとXOR (排他論理和)された出力状態と同じになります。 表2A. メモリマップ(デバイスアドレス = A0h) Address Type Access Description 00h to 74h EEPROM R/W User memory 75h EEPROM R/W Special function/user memory; controls whether device powers-up into SFF Mode 76h EEPROM R/W Power-on default for PIO output state and direction for all PIOs 77h EEPROM R/W Power-on default for PIO output type and read-inversion for all PIOs 78h to 79h --- R Reserved (reads FFh) 7Ah SRAM R/W Actual direction setting for all PIOs and device control/status register 7Bh SRAM R/W Actual PIO read-inversion and PIO output type for all PIOs 7Ch to 7Fh SRAM R/W PIO read/write access registers 80h to FFh EEPROM R/W User memory 表2B. メモリマップ(デバイスアドレス = A2h) ADDRESS TYPE ACCESS DESCRIPTION 00h to 6Dh EEPROM R/W User memory 6Eh EEPROM R/W SFF mode off: user memory --- R SFF mode on: SFF optional status Register 6Fh to EFh EEPROM R/W User memory F0h to FFh --- R Reserved (reads FFh) 図3. PIOの簡略図 DS28CZ04のプログラミング DS28CZ04は、さまざまな制御機能、SFPの識別、および機能の記述を1つの便利なパッケージに結合しています。DS28CZ04の長所はそのプログラミングの可能性であり、基板上の部品(たとえば、ストラップや0Ωの抵抗器)を変更せずに、さまざまな長さのケーブルを使用することができます。ケーブルは別として、銅ケーブルアセンブリの全ファミリについて基板に関する部品表は変更されません。回路が適正に機能するためには、DS28CZ04のメモリはSFP MSAドキュメントで規定された適切なデータを用いてプログラミングするか、あるいはSFF-8472 Specification for Diagnostic Monitoring Interface for Optical Xcvrs 5のEnhanced Digital Diagnostic Interface Definitionにしたがってプログラミングする必要があります。 4つのPIOの動作を定義するパワーアップ時のデフォルト値には、特別な注意を払う必要があります。このアプリケーションでは、PIO0を入力にし、PIO1～PIO3を出力にしています。MAX3982のPE0、PE1、およびOUTLEVの各入力は、内部にプルアップ抵抗器を備えているため、すべての出力はオープンドレインと定義しています。他に必要がない限り、PIO1、PIO2、およびPIO3はハイ状態でパワーアップされ、15～20mのケーブルで必要となる最大プリエンファシスと出力信号に等しくなります。PIOからの入力データは反転なしに読み取られ、SFFモードの使用はオプションです。これを選択した場合、MAX3748AからのLOS信号は、DS28CZ04のメモリアドレス6E (スレーブアドレスA2h)を通じて、リアルタイム診断として読み取ることができます。SFFは、PIO0とPIO1が出力として機能することを禁止していません。 このパワーアップ定義は、以下のデータに変換され、パワーオン時のデフォルトレジスタにプログラミングされます。表3と4は、選択内容を明確にするため以下のカラーコードを使用しています。 構成/アプリケーションによって要求される値 任意の割当て(｢任意｣状態) 表3. PIOの出力状態(下位ニブル)と方向(上位ニブル)を表すパワーオン時のデフォルト値 ADDR b7 b6 b5 b4 b3 b3 b1 b0 Hex 76h 0 0 0 1 1 1 1 1 1F 表4. PIOの読取り反転(下位ニブル)と出力タイプ(上位ニブル)を表すパワーオン時のデフォルト値 ADDR b7 b6 b5 b4 b3 b3 b1 b0 Hex 76h 1 1 1 1 0 0 0 0 F0 DS28CZ04の評価(EV)キットはPCを使用します。このEVキットの詳細については、DS28CZ04EVKITにアクセスするか、工場にお問い合わせください。 結論 DS28CZ04は、SFPアクティブ銅ケーブルアセンブリのための、コスト効率に優れた極めてフレキシブルなシリアル制御インタフェースです。SFP MSAに適合しているだけでなく、SFF-8472 Diagnostic Monitoring Interface for Optical Xcvrsにも適合しています。 参考資料 Small Form-factor Pluggable (SFP) Transceiver MultiSource Agreement (MSA): http://www.schelto.com/SFP/SFP%20MSA.pdf DS28CZ04のデータシート MAX3982のデータシート MAX3748Aのデータシート SFF-8472 Specification for Diagnostic Monitoring Interface for Optical Xcvrs: ftp://ftp.seagate.com/sff/SFF-8472.PDF フィードバックをお寄せください。 内容に満足されましたか、あるいは満足されていませんか？もっと良いページにできると思いますか？あるいは、単なるコメントでも結構です。フィードバックをお待ちしています。—マキシムはお客様からいただく訂正、提案を元に改善していきます。 このページを評価し、フィードバックを送信する。 自動アップデート お客様が関心のある分野でアプリケーションノートが新規に掲載された際に自動通知Eメールの受信を希望する場合は、EE-Mail™にご登録ください。 その他の情報   APP 3890: Sep 11, 2006 DS28CZ04 不揮発性PIO付き、4kビットI²C/SMBus EEPROM フルデータシート (PDF, 564kB) 無料 サンプル MAX3748A 小型、155Mbps～4.25Gbpsリミティングアンプ フルデータシート (PDF, 372kB) MAX3982 SFP銅ケーブルプリエンファシスドライバ フルデータシート (PDF, 896kB) 無料 サンプル   ダウンロード、PDFフォーマット (71kB)  AN3890, AN 3890, APP3890, Appnote3890, Appnote 3890