要約：このアプリケーションノートは、クワッドポートT1/E1/J1トランシーバ付き逆多重EthernetマッパのDS33R41を含む設計のPWB (プリント配線基板）ネットリストを、JTAG (Joint Test Action Group)規格に準拠するように変更する方法について説明します。これらの変更が必要となるのは、DS33R41が単一パッケージに複数のダイを集積したマルチチップモジュールとして設計されており、ボードレベルのJTAGテスト用BSDL (バウンダリスキャン記述言語)では定義することができないためです。このアプリケーションノートは、外部ピンマッピング表、内部ダイパッドボンド表、および接続情報を記載しており、これらを使って、設計者は正確なJTAGバウンダリスキャンボードテストを迅速に実行することができます。 はじめに 通信システム用のハードウェアを製造する場合、基本的な作業の1つは、各製造フローのためにシステムをテストする作業です。ハードウェアをテストするには多くの方法がありますが、最も定評のある方法の1つは、JTAGバウンダリスキャン方式を使用する方法です。バウンダリスキャンテスト方式は、製造後にハードウェア検証が実行されるように、製造前にハードウェアに対するいくつかのマイナーな変更を行います。設計時、JTAGをサポートするすべてのICデバイスは、JTAGテストアクセスポートを通じてシリアルデイジーチェーンで接続されます。検証は、テストアクセスポートに接続している専用JTAGテストシステムによって実行されます。JTAGテストシステムは、PWBネットリスト、BSDLファイル、およびPWB接続性テストベクトルを組み合わせて使用し、pin-to-pin接続を検証します。 BSDLテストは直接的です。しかし、クワッドポートT1/E1/J1トランシーバ付き逆多重EthernetマッパであるDS33R41のようなマルチチップモジュールデバイスは、単一パッケージに複数のダイを集積しているため、単一のBSDLファイルでは正しく記述することはできません。この欠点は、PWBネットリストに簡単な変更を加え、単一ファイルの代わりに2つのBSDLファイルを使ってデバイスパッケージを記述すると解決することができます。 PWBネットリストの変更方法 JTAGバウンダリスキャンテストが実行可能になるには、その前に、DS33R41パッケージとの外部接続を記述するPWBネットリストの一部を変更し、内部DS33Z41ダイとDS21458ダイのこれらの接続を分割する必要があります。この変更が行われると、ネットリストは2つの独立した参照番号でDS33R41パッケージを定義するようになります。これらの参照番号によって、2つの別個のBSDLファイルがDS33R41パッケージ内のDS33Z41接続とDS21458接続をそれぞれ記述することが可能になります。 表1、表2、表3、および図1より、ネットリストの変更作業を容易にします。表1は、DS33Z41ダイにのみ接続しているDS33R41パッケージのすべての外部ピンを示しています。表2は、DS21458ダイにのみ接続しているDS33R41パッケージのすべての外部ピンを示しています。表3は、DS33Z41ダイとDS21458ダイの両方に接続しているDS33R41パッケージのすべての外部ピンを示しています。図1は、同じ情報を見やすい形式で示しています。 このPWBネットリストの変更とJTAGバウンダリスキャンテストは、Cadence® Conceptで設計されたDS33R41エンジニアリング評価ボードのConcise Net Listフォーマットのネットリストを使用して実行されています。設計者は、ネットリストタイプと個々のスキルレベルに応じて、約30～60分で操作を実行することが可能です。大部分のネットリストファイル編集は、単純なテキストエディタで行うことができます。ただし、ネットリストタイプに応じて、ネットリストを列データに基づいて行を並べ替えられるMicrosoft® Excelなどのプログラムで編集することもできます。どのように編集する場合でも、細部まで注意を払うことが重要です。ヘッダやフッタ情報などの変則的なデータは維持される必要があり、ネットリストは常に元のフォーマットで保存される必要があります。 以下は、この処理を完了するために必要な各手順を示しています。 テキストエディタでネットリストファイルを開き、DS33R41参照番号に接続されたすべてのネットをグループ化します。たとえば、DS33R41エンジニアリング評価ボードのDS33R41パッケージは、U01の参照番号を持っています。 手順1で分離されたすべてのネットを、DS33Z41ダイに接続されたネット、DS21458ダイに接続されたネット、および両方のダイに接続されたネットに分けます。表1、2、および3と図1を使用してこの作業を完了します。 すべてのDS33Z41ネットの参照番号を、U01からU01_D1 (参照番号U01、デバイス1の省略名)に変更します。この手順は、DS33R41の元の参照番号がU01であると仮定しています。参照番号がU01でない場合は、U01_D1を適切に変更します。 すべてのDS21458ネットの参照番号を、U01からU01_D2 (参照番号U01、デバイス2の省略名)に変更します。これは、DS33R41の元の参照番号がU01であると仮定しています。参照番号がU01でない場合は、U01_D2を適切に変更します。 22の共有ネットを複製し、正確に2つにします。これらを2つのグループに分けます。 手順5で作成した1つ目のネットワークグループの参照番号をU01からU01_D1に変更します。これは、DS33R41の元の参照番号がU01であると仮定しています。参照番号がU01でない場合は、U01_D1を適切に変更します。 手順5で作成された2つ目のネットワークグループの参照番号をU01からU01_D2に変更します。これは、DS33R41の元の参照番号がU01であると仮定しています。参照番号がU01でない場合は、U01_D1を適切に変更します。 新しく作成されたネットリストを保存します。 新しく作成したPCBネットリストは、実際、DS33R41の物理デバイスに対して2つのインスタンスが含まれます。1番目のインスタンスは、DS33Z41セクションに関するピン接続を記述しています。2番目のインスタンスは、DS21458セクションに関するピン接続を記述しています。新しいネットリストは、2つのDS33R41 BSDLファイルと任意の関連テストベクトルとともに、任意のJTAGテストスイートにロードすることができます。 ここで文書化された方式は、正常に動作することが試験および検証済みですが、他のネットリストフォーマットの場合に予期しない複雑な問題が発生する場合があります。JTAGバウンダリスキャンテスト時に追加のサポートが必要な場合は、下記の問い合わせ先情報をご使用ください。 表1. DS33Z41ダイのみのデバイスピン Pin Description   Pin Description   Pin Description A1 VSS   J18 RXD[2]   P13 VSS B16 VDD3.3   J19 RXD[0]   P14 SDMASK[1] B17 VDD3.3   J20 VSS   P15 SRAS B19 VDD3.3   K3 VSS   P16 SDA[11] B20 VDD3.3   K5 VSS   P17 VDD1.8 C19 VDD3.3   K6 VSS   P18 SDMASK[2] C20 REF_CLK   K7 VSS   P19 SDATA[18] D10 VDD3.3   K8 VSS   P20 SDATA[19] D15 VSS   K13 RMIIMIIS   R11 VSS D18 VDD3.3   K14 TCLKE   R12 SDATA[12] D19 VDD3.3   K15 TSERO   R13 SDATA[6] D20 VDD3.3   K16 TBSYNC   R14 SCAS E19 VDD3.3   K17 JTDI1   R15 SDCS E20 MDC   K18 RX_DV   R16 SBA[0] F11 VSS   K19 RX_CLK   R17 SDA[10] F14 VSS   K20 RX_ERR   R18 SDATA[31] F18 VDD3.3   L4 VSS   R19 VSS F19 VDD3.3   L5 VSS   R20 VDD1.8 F20 MDIO   L6 VSS   T11 SDATA[13] G4 VSS   L7 VSS   T12 SDATA[14] G5 VSS   L8 VSS   T13 SDATA[5] G7 VSS   L14 RCLKI   T14 VDD1.8 G12 VSS   L15 RBSYNC   T15 SWE G13 JTMS1   L16 RSERI   T16 SDA[8] G14 JTRST1   L17 DCEDTES   T17 SDA[0] G15 MODEC[1]   L18 TX_CLK   T18 SDATA[16] G16 VDD3.3   L19 TX_EN   T19 SDATA[27] G18 QOVF   L20 TXD[0]   T20 SDATA[26] G19 REF_CLKO   M5 VSS   U11 SDATA[15] G20 VSS   M6 VSS   U12 SDATA[4] H5 VSS   M7 VSS   U13 VSS H6 VSS   M12 VSS   U14 SDCLKO H7 VSS   M13 VDD1.8   U15 VSS H8 VSS   M14 SDATA[3]   U16 SDA[1] H9 VSS   M15 SDATA[1]   U17 SDA[4] H10 VSS   M16 VSS   U18 SDATA[29] H14 JTDO1   M17 VDD1.8   U19 SDATA[25] H15 RST   M18 TXD[2]   U20 SDATA[24] H16 CS   M19 TXD[1]   V11 SDATA[11] H18 RXD[1]   M20 TXD[3]   V12 SDATA[10] H19 RXD[3]   N12 VSS   V13 SDATA[8] H20 VSS   N14 VDD1.8   V14 VSS J6 VSS   N15 VDD1.8   V15 SDA[9] J7 VSS   N16 VDD1.8   V16 SDA[7] J8 VSS   N17 VDD1.8   V17 SDMASK[3] J9 VSS   N18 VSS   V18 SDATA[30] J15 VSS   N19 RX_CRS/CRS_DV   V19 SDATA[22] J16 VDD1.8   N20 COL_DET   V20 VDD1.8 J17 JTCLK1   P12 VSS   W11 SDATA[0] W12 SDATA[9]   W19 SDATA[20]   T16 SDA[6] W13 SDATA[7]   W20 SDATA[23]   Y17 SDA[2] W14 VDD1.8   Y11 SDATA[2]   Y18 VDD1.8 W15 SBA[1]   Y12 VSS   Y19 SDATA[28] W16 SDA[5]   Y13 SDMASK[0]   Y20 SDATA[21] W17 SDA[3]   Y14 SYSCLKI       W18 SDATA[17]   Y15 VDD1.8       表2. DS21458ダイのみのデバイスピン Pin Description   Pin Description   Pin Description A2 TSSYNC3   D3 TCHBLK3   G9 RNEGO2 A3 RMSYNC3   D4 RLOS/LOTC3   G10 DVSS A4 RCHBLK3   D5 RSIG3   G11 DVSS A5 RPOSO3   D6 TPD   G17 D0 A6 TSYSCLK3   D7 RNEGO3   H1 RCLK3 A9 TCLK2   D8 DVDD   H2 TSIG3 A10 TVDD   D9 DVDD   H3 DVSS A11 TRING2   D11 DVDD   H4 TSYSCLK1 A12 TTIP2   D12 RCLKO2   H11 RSIG2 A13 TVSS   D13 TSYNC2   H12 RVSS A14 TCHBLK2   D14 RCHCLK2   H13 RVSS A15 RSYNC2   E1 TTIP3   J1 DVSS B1 DVSS   E2 TTIP3   J2 TSERI3 B2 DVSS   E3 TCHCLK3   J3 TCLKT3 B3 RSYNC3   E5 RVSS   J4 DVDD B4 RCHCLK3   E6 RTIP3   J5 TSYSCLK2 B5 RSERO3   E8 DVDD   J10 RPOSO2 B6 DVDD   E9 DVDD   J11 RVSS B8 TSIG2   E10 DVDD   J12 RRING2 B9 TSERI2   E11 TCLKO2   J13 RTIP2 B10 TVDD   E12 TPOSO2   J14 RVDD B11 TRING2   E13 TSSYNC2   K1 RSYSCLK1 B12 TTIP2   E14 RFSYNC2   K2 MCLK1 B13 TVSS   F1 TRING3   K4 RSERO1 B14 RCHBLK2   F2 TRING3   K9 RSERO2 C1 RCLKO3   F3 TNEGO3   K10 RSYSCLK2 C2 TSYNC3   F4 TPOSO3   L1 RVSS C3 DVSS   F5 RVSS   L2 TRTRST C4 RFSYNC3   F6 RRING3   L3 BPCLK1 C6 RSYSCLK3   F7 RVDD   L9 TCHCLK4 C7 JTDI2   F8 DVDD   L10 JTDO2 C8 RCLK2   F9 DVDD   L11 JTMS2 C9 DVDD   F10 DVDD   L12 MCLK2 C10 DVDD   F12 DVSS   L13 JTRST2 C11 DVDD   F13 RMSYNC2   M1 RRING1 C12 TNEGO2   G1 TVDD   M2 RVSS C13 TCHCLK2   G2 DVDD   M3 RSIG1 C14 RLOS/LOTC2   G3 TCLKO3   M4 TCHBLK1 D1 TVSS   G6 RVSS   M8 RCHBLK4 D2 TVSS   G8 BPCLK2   M9 RSYNC4 M10 RFSYNC4   R5 DVSS   V6 RNEGO4 M11 TCLKO4   R6 DVSS   V7 RCHCLK4 N1 RTIP1   R7 TSERI4   V8 RLOS/LOTC4 N2 RVSS   R8 RVDD   V9 RMSYNC4 N3 RPOSO1   R9 RRING4   V10 DVSS N4 RNEGO1   R10 RVSS   W1 TRING1 N5 DVSS   T1 TTIP1   W2 TVDD N6 DVSS   T2 TVSS   W3 TSYNC1 N7 RCLK4   T3 DVSS   W4 TSSYNC1 N8 DVSS   T4 DVSS   W5 RCLK1 N9 TCLKT4   T5 DVSS   W6 CST N10 TNEGO4   T6 DVSS   W7 TVSS N11 TPOSO4   T7 RSERO4   W8 TTIP4 N13 TSSYNC4   T8 RVSS   W9 TRING4 P1 RVDD   T9 RTOP4   W10 TVDD P2 RCHCLK1   T10 RVSS   Y1 RMSYNC1 P3 RCHBLK1   U1 TTIP1   Y2 RSYNC1 P4 TNEGO1   U2 TVSS   Y3 TCHCLK1 P5 DVSS   U4 TCLKT1   Y4 TSERI1 P6 TSYNC4   U5 DVSS   Y5 TSYSCLK4 P7 TSIG4   U6 DVSS   Y6 RSYSCLK4 P8 DVSS   U7 RPOSO4   Y7 TVSS P9 JTCLK2   U8 RSIG4   Y8 TTIP4 P10 RCLKO4   U9 DVSS   Y9 TRING4 P11 TCHBLK4   U10 DVSS   Y10 TVDD R1 RFSYNC1   V1 TRING1       R2 RLOS/LOTC1   V2 TVDD       R3 TPOSO1   V4 RCLKO1       R4 TCLKO1   V5 TSIG1       表3. DS33Z41ダイとDS21458ダイの共有デバイスピン Pin Description   Pin Description   Pin Description A16 WR/RW   C16 A9   E17 A6 A17 D1   C17 A7   E18 A4 A18 A5   C18 A2   F15 RD/DS A19 A0   D16 D5   F16 D3 A20 A1   D17 A8   F17 D2 B15 D6   E7 MODEC[0]   G17 D0 B18 A3   E15 INT       C15 D7   E16 D4       大きな画面を見る(PDF, kB) 図1. DS33R41：400ボールのBGA、色分けされたピン配置とダイマップ 参考文献 DS33R41のJTAGテストについて、さらにご質問がある場合、通信アプリケーションサポートチームまで、Eメールまたは電話(01-972-371-6555)にてお問い合わせください(英語のみの対応となります)。 クワッドポートT1/E1/J1トランシーバ付き逆多重EthernetマッパのDS33R41の詳細については、T/Eキャリアおよびパケット通信の該当するデータシートを参照してください。 CadenceはCadence Design Systems, Inc.の登録商標です。 MicrosoftはMicrosoft Corp.の登録商標です。 フィードバックをお寄せください。 内容に満足されましたか、あるいは満足されていませんか？もっと良いページにできると思いますか？あるいは、単なるコメントでも結構です。フィードバックをお待ちしています。—マキシムはお客様からいただく訂正、提案を元に改善していきます。 このページを評価し、フィードバックを送信する。 自動アップデート お客様が関心のある分野でアプリケーションノートが新規に掲載された際に自動通知Eメールの受信を希望する場合は、EE-Mail™にご登録ください。 その他の情報   APP 4059: Nov 01, 2007 DS33R41 クワッド高集積T1/E1/J1トランシーバ付き、逆多重Ethernetマッパ フルデータシート (PDF, 1.8MB) 無料 サンプル   ダウンロード、PDFフォーマット (57kB)  AN4059, AN 4059, APP4059, Appnote4059, Appnote 4059