要約：このアプリケーションノートでは、10ビットLVDSシリアライザMAX9205および10ビットLVDSデシリアライザMAX9206を使用し、1本のシールドツイストペア(STP)ワイヤにて2つのオーディオ部品間でI²Sオーディオデータストリームを送信する方法について説明します。 はじめに 低電圧差動信号方式は、車載のディジタルビデオの転送に最も効率的なインタフェースですが、ディジタルオーディオデータストリームを送信するための低コストのソリューションとしても使用することができます。¹このアプリケーションノートでは、MAX9205/MAX9206 10ビットLVDSシリアライザ/デシリアライザ(SerDes) ICを使用して、STPワイヤ上で最大4つのI²Sオーディオデータストリームを送信する方法について詳しく説明します。これらのICの詳細については、MAX9205/MAX9206データシートを参照してください。 LVDSシリアライザの長所 アナログとディジタルの領域間でオーディオ信号を変換するたびに音質は低下するため、最良の音質を提供するためには、可能な限り、オーディオデータをディジタル形式で維持することが重要になります。MOST®バスは、車載のオーディオデータ送信用に設計されたものですが、ほとんどのアプリケーションにとって、実装するには高価であり、また過剰な性能になります。家庭用オーディオ機器の場合、一般的にS/PDIFを使用して、圧縮したオーディオデータをあるオーディオ機器から別の機器に送信します。ただし、S/PDIFは、5.1または7.1のディジタルオーディオを非圧縮形式で送信する帯域幅を備えておらず、また車載アプリケーションのための実績ある頑強な物理層がありません。 LVDSを使用してディジタルオーディオデータを送信することによって、システムリソースに影響を及ぼさずに既存のハードウェアに簡単に追加することができる、頑強で低コストな高帯域幅のインタフェースソリューションが得られます。I²Sストリーム形式のディジタルオーディオデータ(すでに利用可能)は、事実上ソフトウェアのオーバヘッドなしで、自動車内の別の位置に送信することができます。オーディオデータをディジタル形式で維持することによって、多数のADC、DAC、およびワイヤをシステムから排除することができます。これによって、他の機能にこのコストとボードスペースを割り当てることができます。 現在LVDSは、カメラ、DVDプレーヤ、およびナビゲーションシステムのビデオデータを自動車内のさまざまなディスプレイに転送するためにすでに使用されています。その低信号振幅と作動方式によって、LVDSは、電磁放射の少ない高帯域幅データを送信することができるようになります。 MAX9205/MAX9206ソリューション MAX9205は、単一のリファレンスクロックから10ビットのパラレルデータを送信するように設計されています。I²S信号のSCLK、WS、およびSDA0-3をデータとして送信するには、SCLKに同期した、少なくとも周波数が2倍のリファレンスクロックが必要です。MAX9205の規定リファレンスクロックの周波数範囲は、16MHz～40MHzです。ただし、ICは10MHzまでの低いリファレンスクロックにロックします。このため、一般的に入手可能な12.28MHzクロック周波数を使用することができるようになります。 ワイヤハーネス内のモジュールから出て行く信号は、過酷な自動車環境と不良状態に耐え得る頑強性が必要です。LVDSバスは、高電圧の短絡状態が生じた場合に損傷しないようにするためAC結合を行う必要があります。MAX9205は、送出信号のDCバランスを自動的に行うことはないため、実際には送信データのDCバランスが必ず行われるようにする必要があります。利用可能な10入力のうち6入力まではすでに使用されているため、残りの4入力を送信データのDCバランスに使用することができます。SCLK信号とWS信号は対称信号のため、ランダム信号SDA0-3を反転して、未使用の入力に送出するだけで、送信される各2チャネルI²Sパケットについて、0と1の数を等しくすることが可能です。 MAX9205のセットアップ時間とホールド時間を満たし、またMAX9206デシリアライザの出力における過剰ジッタを防ぐためには、ステートが変化していないときにI²S信号をサンプリングする必要があります。TCLK_R/FをGNDに接続し、MAX9205がリファレンスクロック(TCLK)の立下りエッジで入力をサンプリングすることができるようにします。これは、TCLKの立上りエッジが、SCLKのステートが変化するときと一致するものと想定しています。これと構成が異なる場合は、TCLK_R/Fに適切な調整を施して、入力のセットアップ時間とホールド時間を確実に満たせるようにしてください。I²S入力信号の適切なサンプリングについては、以下の図1を参照してください。 図1. I²S入力信号のサンプリング 図2は、アプリケーションの回路図です。 図2. MAX9205/MAX9206を使用してI²Sオーディオデータを送信する場合の回路図 回路図の左(“Serializer”と表示)は、LVDSオーディオデータストリームをシリアル化して送信するために必要な回路です。表1は、シリアライザ回路用の部品と信号の説明リストです。 表1. シリアライザ側の部品と信号のリスト DESIGNATION QTY DESCRIPTION R1 1 100Ω ±1% Surface-mount resistor R5, R7 2 10kΩ ±1% Surface-mount resistors R8 1 Unpopulated. Move R7 here to sample I²S signals on the rising edge of REFCLK. C1, C2 2 0.1µF 25V ±5% Surface-mount ceramic capacitors C5, C6 2 1nF 16V ±10% Surface-mount ceramic capacitors C9, C10 2 0.1µF 25V ±10% Surface-mount ceramic capacitors U1 1 MAX9205EAI 10-Bit LVDS Serializer U3, U4 2 Dual inverter—ON Semi NL27WZ04DFT2G SCLK — I²S serial clock WS — I²S word select or left/right channel select SDIN0–3 — I²S serial data stream Active-low SDIN0–3 — Inverted I²S serial data stream input. This DC-balances the LVDS data stream to allow AC-coupling of the output. If AC-coupling is not necessary, then these signals can be tied to GND or used for control signals. REFCLK — Reference clock. This reference clock must be at least two times the frequency and synchronous to SCLK. With a 48kHz I²S sample rate this clock must be at least four times SCLK. The inputs IN0–9 will be sampled on the falling edge of REFCLK with R8 populated and R7 unpopulated. Active-low PWRDN — Power-down logic input. Pull down to put the part into shutdown mode. 回路図の右(“Deserializer”と表示)は、LVDSオーディオデータストリームを受信してデシリアル化するために必要な回路です。表2は、デシリアライザ回路用の部品と信号の説明リストです。 表2. デシリアライザ側の部品と信号リスト DESIGNATION QTY DESCRIPTION R2 1 100Ω ±1% Surface-mount resistors R3, R4, R6 2 10kΩ ±1% Surface-mount resistors R9 1 10kΩ ±1% Surface-mount resistor. When populated ROUT_ is strobed out on the falling edge of REFCLK. R10 1 Unpopulated. Move R9 here to strobe ROUT_ out on the rising edge of REFCLK. C3, C4 2 0.1µF 25V ±5% Surface-mount ceramic capacitors C7, C8 2 1nF 16V ±10% Surface-mount ceramic capacitors C11, C12 2 0.1µF 25V ±10% Surface-mount ceramic capacitors U1 1 MAX9205EAI 10-Bit LVDS Serializer U2 1 MAX9206EAI 10-Bit LVDS Deserializer U3, U4 2 Dual inverter—ON Semi NL27WZ04DFT2G SCLK — I²S serial clock WS — I²S word select or left/right channel select SDO0–3 — I²S serial data stream Active-low LOCK — Lock indicator. Active-low LOCK goes low when the PLL has achieved frequency and phase lock to the serial input, and when the framing bits have been identified. REFCLK — Reference clock. This clock must be within ±500ppm of the MAX9205 reference clock frequency. Active-low PWRDN — Power-down logic input. Pull down to put the part into shutdown mode. 結論 車載のディジタルビデオの転送に最も効率的なインタフェースであるLVDSは、オーディオデータを送信する場合にも効率的なインタフェースとなります。MAX9205/MAX9206 LVDSシリアライザ/デシリアライザICは、自動車内の2点間で複数のI²Sオーディオストリームを送信するための簡単で低コストのソリューションです。マキシムの次世代LVDS製品は、さらに改良を続けることで、同一STPワイヤ上で制御信号とデータ信号を送信することができるようにする予定です。これによって余分な制御インタフェースが不要となります。 ¹車載アプリケーションにおけるディジタルビデオ送信でのLVDSの長所を詳述したアプリケーションノートについては、アプリケーションノート4019｢LVDSが車載アプリケーションに高信頼性のビデオインタフェースを提供｣を参照してください。 MOSTはMOST Corp.の登録商標です。 フィードバックをお寄せください。 内容に満足されましたか、あるいは満足されていませんか？もっと良いページにできると思いますか？あるいは、単なるコメントでも結構です。フィードバックをお待ちしています。—マキシムはお客様からいただく訂正、提案を元に改善していきます。 このページを評価し、フィードバックを送信する。 自動アップデート お客様が関心のある分野でアプリケーションノートが新規に掲載された際に自動通知Eメールの受信を希望する場合は、EE-Mail™にご登録ください。 その他の情報   APP 4070: Oct 25, 2007 MAX9205 10ビット、バスLVDSシリアライザ フルデータシート (PDF, 188kB) 無料 サンプル MAX9206 10ビットバスLVDSデシリアライザ フルデータシート (PDF, 204kB) 無料 サンプル   ダウンロード、PDFフォーマット (61kB)  AN4070, AN 4070, APP4070, Appnote4070, Appnote 4070