要約：このアプリケーションノートでは、PLL型クロック発生器に対する電源ノイズ干渉の影響を検討し、その結果発生する確定ジッタ(DJ)を評価するさまざまな測定手法について説明します。周波数領域で測定したスパーからタイミングジッタの挙動を評価する式も導出します。また、ラボのベンチテストで測定手法の比較を行い、どうすれば、リファレンスクロック発生器の電源ノイズ除去(PSNR)性能を高い信頼性で評価できるのかも示します。 このアーティクルはマキシムの｢エンジニアリングジャーナルvol. 66｣(PDF、5MB)にも掲載されています。 オンラインで公開されている2009年3月27日付け｢Electronic Design｣誌にも、同様のアーティクルが掲載されています。 ネットワーク機器では、高精度/低ジッタのリファレンスクロックの生成やネットワーク動作の同期に、PLLを用いたクロック発生器が広く使用されています。このクロックオシレータの仕様書には、理想的なクリーン電源を用いた場合のジッタ(位相ノイズ)が記載されています。しかし実際のシステムにはスイッチング電源やノイズを大量に発生するディジタルASICが搭載されており、電源にもかなりの干渉が発生することがよくあります。つまり、この干渉の影響をしっかり理解しなければ、高い性能を発揮するシステムの設計はできません。 まず、PLLクロック発生器の基本的な電源ノイズ除去(PSNR)特性を確認します。その上で、周波数領域における測定からタイミングジッタ情報を取り出す方法を説明します。次に、この手法を実際の回路に適用するとともに、ベンチ試験でさまざまな測定方法の比較を行います。最後に、推奨するアプローチのメリットをまとめます。 PLLクロック発生器のPSNR特性 典型的なPLLクロック発生器を図1に示します。最後の出力ドライバは接続されるロジックインタフェースによって大きく異なるPSNR特性を示すため、ここでは、PLL自体に対する電源ノイズの影響のみを検討します。 図1. PLLクロック発生器の典型的なトポロジ 図2はPLLの位相モデルです。このモデルでは、電源ノイズ、VNがPLL/VCOに注入される、また、分割比のMとNは両方とも1にセットされていると仮定しています。 図2. PLLの位相モデル VN(s)からΦO(s)へのPLL閉ループ伝達関数は、次式で表されます。 典型的な2次PLLの場合、次式が成立します。 ただし、ω3dBはPLLの3dB帯域、ωZはPLLのゼロ周波数であり、ωz << ω3dBとなります。 式3から、PLLクロック発生器では、電源干渉(PSI)周波数がPLLの3dB帯域よりも高いとき、電源ノイズが20dB/decで減衰することがわかります。PSI周波数がωZとω3dBの間にあるときは、次式のように、PSI振幅によって出力クロックの位相が変化します。 例として、3dB帯域の設定が異なる2つのPLLのPSNR特性を図3に示します。 図3. 典型的なPLL PSNR特性 パワースペクトルのスパーから確定ジッタへの変換 シングルトーンの正弦波信号、fMがPLLの電源に印加されると、クロック出力に狭帯域の位相変調が現れます。この位相変調は、一般に次式のフーリエ級数で表すことができます。 ただし、βは最大位相変位を表す変調インデックスです。変調インデックスが小さい場合(β << 1)、ベッセル関数は次式で近似できます。 ただし、n = 0はキャリア自体を意味します。n = ±1のとき、位相変調された信号は次式で表されます。 両側波帯のパワースペクトル、SV(f)を測定するとき、変数xがfOにおけるキャリア間のレベル差を表しており、側波帯の基本周波数がfMであれば、次式が成立します。 βはラジアン単位の最大位相変位であるため、変調インデックスがごく小さい場合の位相変調で発生するピークツーピークの確定ジッタは、次式で表されます。 ここまでの解析では、fMのトーンに対し振幅変調の影響がないことを前提としています。現実には振幅変調と位相変調の両方が発生するため、その分、この解析の精度は低下してしまいます。 位相ノイズスペクトルのスパーから確定ジッタへの変換 パワースペクトル、SV(f)を測定する際に振幅変調の影響を避けられる方法があります。シングルトーン正弦波を干渉として電源に印加しつつ、位相ノイズスペクトルのスパーを測定して確定ジッタを算出することができます。周波数オフセット、fMにおける単側波帯位相スプリアスのパワーの測定値を変数y (dBc)で表すと、その結果発生する位相変位、ΔΦ(radRMS)を以下のように導出することができます。 ここで注意すべきことは、単側波帯の位相スペクトルが両側波帯スペクトルをたたんだものではない点です。そのため式10に3dBの項が出てきます。式12で表される確定ジッタと位相スプリアスの関係は図4のよう示されます。 図4. 確定ジッタと位相スプリアスの関係 PSNRの測定方法 このセクションでは、クロックソースのPSNRを測定する5種類の方法を紹介します。実験には、低ジッタのクロック発生器、MAX3624を用いました。図5に示すように、ファンクションジェネレータで正弦波信号をMAX3624評価(EV)ボードの電源に印加します。シングルトーン干渉の振幅はMAX3624になるべく近い地点、VCC端子で直接測定します。振幅変調はリミティングアンプのMAX3272で除去します。この差動出力をバランでシングルエンド出力に変換し、さまざまな試験装置を駆動します。比較試験は、すべて、以下の条件で行いました。 クロック出力周波数：fO = 125MHz 正弦変調周波数：fM = 100kHz 正弦波信号振幅：80mVP-P 図5. PSNR測定回路 メソッド1. パワースペクトルの測定 パワースペクトルアナライザで見ると、狭帯域の位相変調はキャリアの両側に側波帯として現れます。これをAgilent® E5052のスペクトルモニタ機能で観察した結果が図6です。測定された最初の側波帯の振幅はキャリア振幅に対して-53.1dBcであり、これを式9に代入すると、確定ジッタとして11.2psP-Pが得られます。 図6. 測定されたパワースペクトル メソッド2. SSB位相スプリアスの測定 位相ノイズアナライザで見ると、PSIはキャリアに対する位相スパーとして観察されます。こうして測定した位相ノイズスペクトルをプロットしたのが図7です。100kHzにおける位相スプリアスパワーは-53.9dBcであり、式12から確定ジッタとして10.2psP-Pが得られます。 図7. 測定されたSSB位相ノイズとスパー メソッド3. 位相復調の測定 Agilent E5052シグナルアナライザを用いて、100kHzで位相復調した正弦波信号を直接測定しました(図8)。これによって、理想位置からの最大位相変位がわかります。ピークツーピークの位相変位は0.47°で、これは出力周波数が125MHzのとき10.5psP-Pとなります。 図8. MAX3624の位相復調信 メソッド4. リアルタイムスコープによる測定 時間領域においてタイムインターバルエラー(TIE)ヒストグラムを測定すると、PSIによる確定ジッタが得られます。リアルタイムスコープを用いると、シングルトーン干渉をPLLに注入したとき、クロック出力のTIE分散を正弦波型の確率密度関数(PDF)として得ることができます。確定ジッタは、TIEヒストグラムに現れる2つのガウス分布の平均のピーク間隔を測定し、デュアルディラックモデル¹を用いることによって得ることができます。Agilent Infiniium DSO81304A 40GSa/sリアルタイムスコープを用いて測定したTIEヒストグラムを図9に示します。ピーク間隔が9.4psとなっていることがわかります。 図9. 測定されたTIEヒストグラム この方法では、リアルタイムスコープのメモリ深度によって、PLL電源に印加する正弦波の最低周波数が制限されることがあります。たとえばメモリ深度が2Mspsの場合、サンプリングレートは40Gspsとなるため、ジッタの周波数成分のうち、20kHz以上の部分しかとらえることができません。 メソッド5. サンプリングスコープによる測定 サンプリングスコープでクロックジッタを分析する場合、同期トリガ信号が必要となります。TIEの測定では、2つのトリガリング手法が利用可能です。 1つは、PLLクロック発生器の入力に低ジッタのリファレンスクロックを印加し、同じクロックソースでサンプリングスコープのトリガリングも行う方法です。この方法で測定したTIEヒストグラム(図10a)では、ピーク間隔が9.2psとなりました。リファレンスクロックを用いてトリガリングすると、TIEヒストグラムのピーク間隔をトリガ位置からの水平時間遅延から独立して測定できるというメリットがあります。ただし、トリガリングクロックにジッタがあるとTIEヒストグラムに影響が出ます。つまり、試験を行うクロック発生器と比較してジッタが十分に少ないクロックソースを用いる必要があります。 もう1つの方法は、セルフトリガリングとしてトリガリングクロックのジッタの影響を避けることです。この場合、試験を行うクロック発生器の出力をパワースプリッタで2分割します。その片方をサンプリングスコープのデータ入力に接続し、もう一方をトリガ入力に接続します。こうするとトリガリング信号とテスト信号に同一の確定ジッタが乗るため、サンプリングスコープの主時間ベースの水平位置を正弦波の変調周波数の1サイクル分スイープすると、ヒストグラムのピーク間隔が変化します。変調信号の半サイクル位置で、TIEヒストグラムのピーク間隔はテスト信号に含まれる確定ジッタの倍となります。水平時間遅延を5µsとして測定したMAX3624のTIEヒストグラムを図10bに示します。この方法で測定されたTIEピーク間隔は19psで、これを確定ジッタに換算すると9.5psP-Pとなります。 図10cを見ると、トリガ位置からの水平時間遅延によってTIEヒストグラムのピーク間隔が異なることがわかります。図10cには、比較のため、リファレンスクロック入力でサンプリングスコープをトリガリングした場合のTIE測定結果も示してあります。 詳細画像 (PDF, 69kB) 図10. TIEヒストグラムの測定結果。トリガ条件は、(a)がREF_IN、(b)がセルフトリガリング、td = 5µsです。(c)はピークスペーシングとトリガリングからの時間遅延の関係を示しています。 測定方法に関するまとめ ここまで説明した各種の方法により、MAX3624の125MHzクロック出力に含まれる確定ジッタを測定した結果をまとめたのが表1です。TIEヒストグラムからデュアルディラック近似で求めた確定ジッタは、周波数領域スペクトル解析から得た確定ジッタよりもわずかに小さくなっています。この違いは、正弦波ジッタ(SJ)の確率密度関数をランダムジッタ成分のガウス分布でたたみ込んだ結果、発生したものです¹。つまり、デュアルディラックモデルで得られる確定ジッタは概数にしかならず、ジッタヒストグラムのピーク間隔に対してランダムジッタの標準偏差が十分に小さいときにしか用いることができません。 表1. 確定ジッタの比較* Measurement Methods DJ (psP-P) Power Spectrum 11.2 SSB Phase Spurious 10.3 Phase Decomposition 10.5 Real-Time Scope 9.4 Sampling Scope (Reference Triggered) 9.2 Sampling Scope (Self-Triggered) 9.5 *80mVP-P、100kHzの正弦波信号を電源に印加 まとめ 実験では比較的大きな干渉を与えたため、いずれの方法でもかなりよい測定結果が得られました。しかし、ランダムジッタと比較して干渉のレベルが低くなってくると、時間領域手法は精度が落ちてしまいます。一方、クロック信号に振幅変調が混入すると、パワースペクトルアナライザによる測定は信頼性が落ちてしまいます。このような点を考慮すると、クロック発生器のPSNR特性を最も高精度に測定できる簡便な方法は、位相ノイズアナライザを用いた位相スパーパワーの測定となります。他のスプリアス成分によって位相ノイズスペクトルに現れる確定ジッタの評価も、同様の方法で行うことができます。 リファレンス Agilent white paper, "Jitter Analysis: the dual-Dirac Model, RJ/DJ, and Q-Scale." AgilentはAgilent Technologies, Inc.の商標です。 TektronixはTektronix, Inc.の登録商標です。 関連製品   APP 4457: Jul 02, 2009 MAX3272 +3.3V、2.5Gbps低電力リミティングアンプ フルデータシート (PDF, 640kB) 無料 サンプル MAX3624 4出力、低ジッタ、高精度クロックジェネレータ フルデータシート (PDF, 428kB) 自動アップデート お客様が関心のある分野でアプリケーションノートが新規に掲載された際に自動通知Eメールの受信を希望する場合は、EE-Mail™にご登録ください。 We Want Your Feedback! フィードバックをお寄せください。 内容に満足されましたか、あるいは満足されていませんか？もっと良いページにできると思いますか？あるいは、単なるコメントでも結構です。フィードバックをお待ちしています。—マキシムはお客様からいただく訂正、提案を元に改善していきます。 このページを評価し、フィードバックを送信する。   ダウンロード、PDFフォーマット(278kB)  AN4457, AN 4457, APP4457, Appnote4457, Appnote 4457