Abstract: Interfacing 10Gbps current-mode logic (CML) signals using controlled-impedance microstrip signal paths on printed circuit cards requires appropriate material selection and careful attention to layout geometry in order to control crosstalk, jitter and signal integrity. The following example from the MAX3950 10Gbps 1:16 deserializer evaluation kit (EV kit) board illustrates some key points. アプリケーションノートはAcrobat PDFフォーマット形式で提供されています。 APPLICATION NOTE 466: MAX3950: Printed Circuit Card Layout Considerations for 10Gbps Current Mode Logic Inputs on the MAX3950 EVKIT(PDF, 52kB) Acrobat PDF Readerは下記のアドレスから入手できます。 http://www.adobe.co.jp/products/acrobat/readstep.html 関連製品   APP 466: Nov 14, 2001 MAX3950 +3.3V、10.7Gbps、1:16デシリアライザ、LVDS出力付 フルデータシート (PDF, 392kB) 自動アップデート お客様が関心のある分野でアプリケーションノートが新規に掲載された際に自動通知Eメールの受信を希望する場合は、EE-Mail™にご登録ください。 We Want Your Feedback! フィードバックをお寄せください。 内容に満足されましたか、あるいは満足されていませんか？もっと良いページにできると思いますか？あるいは、単なるコメントでも結構です。フィードバックをお待ちしています。—マキシムはお客様からいただく訂正、提案を元に改善していきます。 このページを評価し、フィードバックを送信する。   ダウンロード、PDFフォーマット(52kB)  AN466, AN 466, APP466, Appnote466, Appnote 466