Abstract: Complex digital systems may need multiple system clocks with precise phase-relationships to meet system-timing clocks. This application notes describes a method to generate phased clocks using delay lines. アプリケーションノートはAcrobat PDFフォーマット形式で提供されています。 APPLICATION NOTE 880: Tech Brief 31: Using Delay Lines to Generate Multi-Phased Clocks (PDF, 112kB) Acrobat PDF readerは下記のアドレスから入手できます。 http://www.adobe.co.jp/products/acrobat/readstep.html フィードバックをお寄せください。 内容に満足されましたか、あるいは満足されていませんか？もっと良いページにできると思いますか？あるいは、単なるコメントでも結構です。フィードバックをお待ちしています。—マキシムはお客様からいただく訂正、提案を元に改善していきます。 このページを評価し、フィードバックを送信する。 自動アップデート お客様が関心のある分野でアプリケーションノートが新規に掲載された際に自動通知Eメールの受信を希望する場合は、EE-Mail™にご登録ください。 その他の情報   APP 880: Dec 12, 2001 DS1004 5タップ、高速シリコン遅延ライン フルデータシート (PDF, 55kB) DS1005 5タップ、シリコンディレイライン フルデータシート (PDF, 63kB) DS1007 7チャネル、シリコン遅延ライン フルデータシート (PDF, 57kB) DS1023 8ビットプログラマブルタイミング素子 フルデータシート (PDF, 256kB) 無料 サンプル DS1110 10タップ、シリコンディレイライン フルデータシート (PDF, 120kB) 無料 サンプル   ダウンロード、PDFフォーマット (112kB)  AN880, AN 880, APP880, Appnote880, Appnote 880