Abstract: The MAX3670 low-jitter clock generator is a monolithic phase-locked loop (PLL) that uses an external high-Q voltage-controlled oscillator (VCO) to create a very low jitter clock signal phase-locked to a system clock input. It is ideal for SONET OC-48 or OC-192 applications requiring a very low jitter 156 MHZ or 622MHz clock signal. When used with a low-jitter voltage-controlled SAW oscillator (VCSO) or a voltage-controlled crystal oscillator (VCX), the total system jitter can be less than 1 psrms. This design note provides analysis and examples that address optimal PLL configuration, including external component values, internal divider settings, and internal phase detector gain for low-jitter applications. アプリケーションノートはAcrobat PDFフォーマット形式で提供されています。 APPLICATION NOTE 1032: MAX3670: Loop-Filter Configuration for the MAX3670 Low-Jitter PLL Reference Clock Generator (PDF, 190kB) Acrobat PDF readerは下記のアドレスから入手できます。 http://www.adobe.co.jp/products/acrobat/readstep.html フィードバックをお寄せください。 内容に満足されましたか、あるいは満足されていませんか？もっと良いページにできると思いますか？あるいは、単なるコメントでも結構です。フィードバックをお待ちしています。—マキシムはお客様からいただく訂正、提案を元に改善していきます。 このページを評価し、フィードバックを送信する。 自動アップデート お客様が関心のある分野でアプリケーションノートが新規に掲載された際に自動通知Eメールの受信を希望する場合は、EE-Mail™にご登録ください。 その他の情報   APP 1032: Jun 08, 2001 MAX3670 低ジッタ、155MHz/622MHzクロックジェネレータ フルデータシート (PDF, 852kB) 無料 サンプル   ダウンロード、PDFフォーマット (190kB)  AN1032, AN 1032, APP1032, Appnote1032, Appnote 1032