1:5 LVPECL/LVCMOS出力クロックおよびデータドライバ

入手可能：生産中

MAX9324は低スキュー、低ジッタのクロック/データドライバで、差動LVPECL入力を4つの差動LVPECL出力と1つのシングルエンドLVCMOS出力に分配します。差動入力がGNDと等しいか、またはオープン状態の場合は、すべての出力はデフォルトでロジックローになります。MAX9324は3.0V～3.6Vで動作し、3.3Vのシステムに最適で、消費電流はわずか25mA (max)です。

MAX9324は、デバイス間スキュー150ps (max)、出力間スキュー15ps、およびRMSジッタ1.7psと小さいため、バックプレーンや基板全体にわたるクロック/データ分配に最適です。CLK_ENおよびSEOUT_Zによって、各出力の状態が制御されます。CLK_ENローをアサートすると、差動(Q_、Q_)出力は差動ロー状態に、SEOUTはシングルエンドロジックロー状態に設定されます。CLK_ENの動作は、CLK_入力と同期します。SEOUT_Zのロジックハイにより、SEOUTはハイインピーダンス状態になります。SEOUT_Zは、CLK (アクティブローCLK)入力とは非同期です。

MAX9324は省スペース20ピンTSSOPおよび超小型4mm x 4mmの20ピンTQFNパッケージで提供され、-40℃～+85℃の拡張温度範囲で動作します。

英語 ダウンロードする Rev 0 (PDF, 280kB)   Eメール