DS31256

256チャネル、高スループットHDLCコントローラ

最大60個のT1または64個のE1データストリームまたは2個のT3データストリームを処理可能な、256チャネルHDLCコントローラ

 概要   技術資料   オーダー情報   ユーザのコメント (0)   すべて表示   


ステータス 製品のステータスコードについての説明

型番 ステータス
DS31256 この製品は新規設計用に推奨されていません。

製品概要

DS31256は、最大60のT1または64のE1データストリーム、もしくは2つのT3データストリームを処理できる256チャネルのHDLCコントローラです。16個の各物理ポートは、1、2、または4つのT1またはE1データストリームを処理することができます。DS31256は、レイヤ1、HDLC処理、FIFO、DMA、PCIバス、およびローカルバスの各ブロックで構成されています。

チャネル化モードでは最大8.192Mbps、非チャネル化モードでは最大10Mbpsの速度で動作可能な16個のHDLCエンジン(各ポートごとに1個)があります。また、DS31256は、ポート0、1、および2の3ポートのみで動作する3個の高速HDLCエンジンも備えています。これらは、最大52Mbpsで動作可能です。
 

データシート

英語 このデータシートをPDF形式でダウンロードするダウンロードする Rev 4 (PDF, 1.2MB)
  Eメール

正誤表DS31256 31256B2.pdf
正誤表DS31256 31256A2.pdf

主な特長

  • 256の独立した双方向HDLCチャネル
  • 最大132Mbpsフルデュープレックススループット
  • 最大60のT1または64のE1データストリームをサポート
  • チャネル化または非チャネル化動作に独立して設定できる16個の物理ポート(16のTxおよび16のRx)
  • 3個の高速(52Mbps)ポート、他のポートは10Mbpsまでの速度(非チャネル化)
  • チャネル化ポートは各々、1、2、または4つのT1またはE1ラインを処理可能
  • 両方向のチャネル毎DS0ループバック
  • ポートレベルのオーバサブスクリプション
  • 透過モードをサポート
  • 自動エラー挿入機能付き、ビットエラーレートテスタ(BERT)
  • BERT機能は任意のHDLCチャネル、または任意のポートに割り当て可能
  • 受信と送信の両方向で大容量の16kB FIFO
  • 高効率のスキャタ/ギャザDMAがメモリ効率を最大化
  • 受信データパケットにタイムスタンプ
  • 送信パケット優先順位設定
  • V.54ループバックコード検出器
  • ローカルバスにより、PCIブリッジまたはローカルアクセスが可能
  • Intel社またはMotorola社バス信号をサポート
  • DS3134に遡及対応
  • 33MHz、32ビットPCI (V2.1)インタフェース
  • 5V許容のI/O付き3.3V低電力CMOS
  • IEEE 1149.1サポートのJTAG
  • 256ピン、プラスチックBGA (27mm x 27mm)


PDFフルデータシートの6ページにその他機能記載。
 

アプリケーション/用途

  • チャネル化およびクリアチャネル(非チャネル化) T1/E1およびT3/E3
  • 高密度フレームリレーアクセス
  • 高密度V.35
  • マルチリンクPPPサポート付きルータ
  • SONET/SDH EOC/ECC終端
  • トリプルHSSI
  • xDSLアクセスマルチプレクサ(DSLAM)
   

DS31256:ブロックダイアグラム
ブロックダイアグラム

アプリケーションノート

アプリケーションノート 390   DS31256 and T1/E1 Interface (English only)
アプリケーションノート 392   DS31256 Gapped Clock Applications (English only)
アプリケーションノート 399   DS31256 Loopback Modes (English only)
アプリケーションノート 2867   Initialization Steps for the DS31256 (English only)
アプリケーションノート 2871   HDLCコントローラDS31256のステップバイステップの設定-コンフィギュレーションモード
アプリケーションノート 2872   HDLCコントローラDS31256のステップバイステップの設定-ブリッジモード
アプリケーションノート 3071   Internal Test Registers for the DS31256 (English only)
アプリケーションノート 3259   DS31256あとがき―レジスタダンプのコード例
アプリケーションノート 3344   DS31256 -- T3/E3 MUX/DS3112 Hardware Connections (English only)
アプリケーションノート 3345   Examples of DS31256 Applications (English only)
アプリケーションノート 3347   DS31256 Unchannelized T3/E3/HSSI/VDSL Port Configuration for Bridge Mode Applications (English only)
アプリケーションノート 3475   DS31256 PCI Bus Utilization (English only)
アプリケーションノート 3760   Interleaved Bus Operation (English only)
アプリケーションノート 3818   Enabling Fractional-T1 (FT1) Loopback Detection on the DS31256 (English only)

製品ガイド

Communications (PDF) (English only)

信頼性レポート

信頼性レポート: DS31256.pdf (English only)

ソフトウェア/モデル

DS31256 BSDLモデル
DS31256 Cadence社のConceptシンボル
DS31256 IBISモデル
DS31256 論理記号-XML形式
DS31256_A2 BSDLモデル
DS31256_B1 BSDLモデル
DS31256_B2 BSDLモデル
DS31256_B2V BSDLモデル

オーダー情報

フィルタ: 型番 パッケージ: 温度: テープ&リール サンプル
型番 無料
サンプル
直接購入 (English Only) ステータス 製品のステータスコードについての説明 パッケージ:
タイプ ピン数 実装面積
図面 コード/バリエーション *
温度範囲 RoHS/鉛フリー
成分分析
DS31256    
新規設計用に推奨されていない製品(NRND) PBGA、256ピン、729mm²
図面:21-0307 (PDF)
ランドパターン: 90-0267 (PDF)
使用パッケージコード/バリエーション:V256-2*
0℃~+70℃ RoHS/鉛フリー:非対応
成分分析
DS31256+     N/A 新規設計用に推奨されていない製品(NRND) BGA、

ランドパターン: 提供されていません

0℃~+70℃ データシートを参照
DS31256B    
新規設計用に推奨されていない製品(NRND) PBGA、256ピン、729mm²
図面:21-0307 (PDF)
ランドパターン: 90-0267 (PDF)
使用パッケージコード/バリエーション:V256-2*
0℃~+70℃ RoHS/鉛フリー:非対応
成分分析

注:
  1. 製品購入のための方法およびリンク:http://japan.maxim-ic.com/sales
  2. 必要な情報が見つかりませんか?マキシムのアプリケーションエンジニアに質問してください。通常翌営業日以内に、製品を探すための専門的なお手伝いをします。
  3. 型番サフィックス:TまたはT&R = テープ&リール、+ = RoHS/鉛フリー、# = RoHS/鉛含有(適用除外用途)、-D = ドライパック、DS製品の-U/+U = カットテープ。詳細:フルデータシートまたはマキシム製品の型番の見方を参照。
  4. *パッケージの中にはいくつかのバリエーションがあるものがあり、図面に記載されています。「パッケージコード/バリエーション」は製品が使用しているバリエーションを示しています。型番サフィックスにある「+」、「#」、「-」はRoHSステータスを表わすことに注意してください。パッケージ図面は異なるサフィックス文字を示すことがあります。

その他の情報

新製品プレスリリース 2002-11-21 (English only) ]


お探しの製品が見つかりませんか?

情報インデックス

Rev 4; 2006-01-27
このページの最終更新日: 2009-10-13


 


    |         |         |     プライバシーポリシー     |     法的お知らせ
Copyright © 2012 by Maxim Integrated Products