DS31256 256チャネル、高スループットHDLCコントローラ 最大60個のT1または64個のE1データストリームまたは2個のT3データストリームを処理可能な、256チャネルHDLCコントローラ

概要

技術資料

オーダー情報

ユーザのコメント (0)

すべて表示

ステータス 型番 ステータス DS31256 この製品は新規設計用に推奨されていません。

データシート 英語 ダウンロードする Rev 4 (PDF, 1.2MB)   Eメール 正誤表DS31256 31256B2.pdf 正誤表DS31256 31256A2.pdf

アプリケーションノート

アプリケーションノート 390		DS31256 and T1/E1 Interface (English only)
アプリケーションノート 392		DS31256 Gapped Clock Applications (English only)
アプリケーションノート 399		DS31256 Loopback Modes (English only)
アプリケーションノート 2867		Initialization Steps for the DS31256 (English only)
アプリケーションノート 2871		HDLCコントローラDS31256のステップバイステップの設定－コンフィギュレーションモード
アプリケーションノート 2872		HDLCコントローラDS31256のステップバイステップの設定－ブリッジモード
アプリケーションノート 3071		Internal Test Registers for the DS31256 (English only)
アプリケーションノート 3259		DS31256あとがき―レジスタダンプのコード例
アプリケーションノート 3344		DS31256 -- T3/E3 MUX/DS3112 Hardware Connections (English only)
アプリケーションノート 3345		Examples of DS31256 Applications (English only)
アプリケーションノート 3347		DS31256 Unchannelized T3/E3/HSSI/VDSL Port Configuration for Bridge Mode Applications (English only)
アプリケーションノート 3475		DS31256 PCI Bus Utilization (English only)
アプリケーションノート 3760		Interleaved Bus Operation (English only)
アプリケーションノート 3818		Enabling Fractional-T1 (FT1) Loopback Detection on the DS31256 (English only)

製品ガイド

Communications (PDF) (English only)

信頼性レポート

信頼性レポート：

DS31256.pdf (English only)

ソフトウェア/モデル

DS31256 BSDLモデル

DS31256 Cadence社のConceptシンボル

DS31256 IBISモデル

DS31256 論理記号-XML形式

DS31256_A2 BSDLモデル

DS31256_B1 BSDLモデル

DS31256_B2 BSDLモデル

DS31256_B2V BSDLモデル

お探しの製品が見つかりませんか？

情報インデックス

Rev 4; 2006-01-27
このページの最終更新日： 2009-10-13