DS33Z41 クワッドIMUXイーサネットマッパ

概要

技術資料

オーダー情報

関連製品

ユーザのコメント (0)

すべて表示

ステータス 入手可能：生産中 製品概要 DS33Z41は、信頼性の高いバランス型の、プログラマブル逆多重化によって、最大4つのインタリーブされたPDH/TDMデータストリームによる伝送用にHDLCまたはX.86 (LAPS)にMACフレームをカプセル化して、10/100 Ethernet LANセグメントを構築します。インタリーブバス(IBO)のシリアルリンクは、ダラスセミコンダクタのT1/E1フレーマおよびトランシーバとのシームレスな双方向相互接続をサポートしています。 このデバイスは、最高の線路速度転送能力を使ってパケットの蓄積および転送を実行します。内蔵の認定情報速度(CIR)コントローラは、512kbps単位で最高ライン速度まで分割帯域幅割当てを行います。

データシート 英語 ダウンロードする Rev 1 (PDF, 980kB)   Eメール

評価キットが入手可能です：DS33Z41DK

主な特長 自動フロー制御付き、10/100 IEEE 802.3イーサネットMAC (MIIおよびRMII)ハーフ/フルデュープレクス レイヤ1の逆多重化によって、最大4つのT1/E1/J1またはDSLリンクの接続を実現 最大7.75msの遅延差をサポート チャネル(バイト)インタリーブされたバス動作 帯域内OAMおよび信号処理機能 プログラマブルなFCSおよびインタフレーム挿入によってHDLC/LAPSをカプセル化 認定情報速度コントローラが512kbps単位で分割割当て シリアルインタフェース用のプログラマブルBERT 外部16MB、100MHz SDRAMバッファリング パラレルマイクロプロセッサインタフェース 3.3V耐圧I/Oで1.8V動作 IEEE 1149.1 JTAG準拠   アプリケーション/用途 ボンデッドトランスペアレントLANサービス T1/E1/J1、T3/E3、OC-1/EC-1、G.SHDSL、またはHDSL2/4でのイーサネット伝送 LAN拡張

図

お探しの製品が見つかりませんか？

情報インデックス

Rev 1; 2006-12-22
このページの最終更新日： 2009-09-23