クイックビュー

技術資料

オーダー情報

その他の情報

すべて表示

製品概要

フルデータシート (PDF, 124kB) 日本語 ダウンロードする より多くの1-Wire®デバイスが入手可能になるにつれ、益々多くのユーザはデバイスへの通信に1-Wire信号を生成する手間が必要となります。これを行うためにはマイクロプロセッサにあるポートピンの｢ビットバンギング｣、および1-Wireプロトコルに必要なタイミング機能をマイクロプロセッサに実行させる必要があります。1-Wire伝送はバイトの中間で割り込みが可能ですが、ビットタイムスロットの「ロー」時間では割り込みができません。このことはCPUは各送信ビットに対して最大60マイクロ秒、1-Wireリセットの生成時は少なくとも480マイクロ秒アイドルになることを意味します。1-Wireマスタによってユーザは重要なCPUサイクルをとめることなくシステム内の1-Wireデバイスへの通信を処理できます。VerilogまたはVHDLコアは、1-WireポートとしてユーザのASICに内蔵されており、チップエリアをあまり使用しません(3470ゲートと2つのボンドパッド)。 この回路は、ユーザのシステムにメモリマップされるように設計されており、8ビットまたは単一コマンドを通して1-Wireバスの完全な制御を提供します。ホストCPUは、6つの個別レジスタを通して、コマンドのロード、データの読み書き、および割込み制御の設定を行います。1-Wireバスのタイミングと制御は、すべて内部で生成されます。ホストは単にコマンドまたはデータをロードするだけでよく、あとは他の作業に戻ることができます。CPUが受信する必要がある応答がバスの動作によって生成されると、1-Wireマスタはステータスビットをセットし、イネーブルされていればCPUへの割込みを生成します。読み書きの単純化に加えて、1-WireマスタはROM検索アクセラレータ機能も備えており、CPUが1-Wireバス上で単一ビット操作を行う必要がなくなっています。

主な特長

任意の標準的バイト幅データバスにメモリマッピングが可能 1-Wireのタイミングおよび制御信号をすべて内部で生成することによって、CPUの｢ビットバンギング｣が不要 より効率的なプログラミングを可能にする割込みの生成 1-Wireバス上のすべての単一ビット操作からCPUを解放するROM検索アクセラレータ 4MHz～128MHzの任意のシステムクロックで動作可能 小型：完全ディジタル設計、わずか3470ゲート アプリケーション：1-Wire通信バスを含むすべての回路 標準およびオーバドライブ1-Wire通信速度に対応 強度のプルアップ仕様に対応 VerilogおよびVHDLの両方でマスタを利用可能 シングルビット伝送に対応 長距離条件にも対応

お探しの製品が見つかりませんか？

アプリケーションエンジニアによる製品選択サポート(翌営業日中に回答) パラメトリック検索 アプリケーションヘルプ

クイックビュー

技術資料

オーダー情報

その他の情報

製品概要   主な特長   アプリケーション/用途   主要スペック   図

データシート   アプリケーションノート   デザインガイド   エンジニアリングジャーナル   信頼性レポート   ソフトウェア/モデル   評価キット

価格および入手性   サンプル   オンライン購入   パッケージ情報   鉛フリー情報

関連製品   注記およびコメント   評価キット