- 自動フロー制御付き、10/100 IEEE 802.3 Ethernet MAC (MIIおよびRMII)ハーフ/フルデュープレックス
- T1/E1/J1フレーマとLIU内蔵
- プログラマブルなFCSおよびインターフレーム挿入によってHDLC/LAPSをカプセル化
- 専用情報レート(CIR)コントローラが512kbps単位で分割割当て
- シリアル(TDM)インタフェース用のプログラマブルBERT
- 外部16MB、100MHz SDRAMバッファ
- パラレルマイクロプロセッサインタフェース
- 電源:1.8V、3.3V
- リファレンス設計では信号を2層に配線
- IEEE 1149.1 JTAG対応
|
|
|
| T1/E1/J1上Ethernet伝送
| | LAN拡張
| | トランスペアレントなLANサービス
|
|
|