| 自動フロー制御付、10/100 IEEE 802.3 Ethernet MAC (MIIおよびRMII) ハーフ/フルデュープレクス
|
| 送信/受信タイミングが独立の52Mbps同期TDMシリアルポート
|
| プログラマブルなFCSおよびインタフレーム挿入によってHDLC/LAPSをカプセル化
|
| 専用の情報速度コントローラが512kbps単位で分割割当て
|
| シリアル(TDM)インタフェース用のプログラマブルBERT
|
| 外付け16MB、100MHz SDRAMバッファリング
|
| パラレルマイクロプロセッサインタフェース
|
| SPIインタフェースおよびハードウェアモードによってホストプロセッサなしの動作を実現
|
| 100ピン、10mm CSBGAでも提供。ハードウェア/SPIモード専用のDS33ZH11
|
| 3.3V耐圧I/Oの1.8V動作
|
| IEEE 1149.1 JTAGに対応
|