クイックビュー

技術資料

オーダー情報

その他の情報

ユーザのコメント (0)

すべて表示

製品概要

フルデータシート (PDF, 240kB) 英語 ダウンロードする The MAX3881 deserializer with clock recovery is ideal for converting 2.488Gbps serial data to 16-bit-wide, 155Mbps parallel data for SDH/SONET applications. Operating from a single +3.3V supply, this device accepts high-speed serial-data inputs and delivers single-ended PECL parallel data outputs and a differential PECL parallel clock output for interfacing with digital circuitry. The MAX3881 includes a low-power clock recovery and data retiming function for 2.488Gbps applications. The fully integrated phase-locked loop (PLL) recovers a synchronous clock signal from the serial NRZ data input; the signal is then retimed by the recovered clock. The MAX3881's jitter performance exceeds all SDH/SONET specifications. An additional 2.488Gbps serial input is available for system loopback diagnostic testing. The device also includes a TTL-compatible loss-of-lock (active-low LOL) monitor. The MAX3881 is available in the extended temperature range (-40°C to +85°C) in a 64-pin TQFP-EP package.

主な特長		アプリケーション/用途
Single +3.3V Supply 530mW Operating Power Fully Integrated Clock Recovery and Data Retiming Exceeds ANSI, ITU, and Bellcore Specifications Additional High-Speed Input Facilitates System Loopback Diagnostic Testing 2.488Gbps Serial to 155Mbps Parallel Conversion Differential PECL Clock Output Single-Ended PECL Data Outputs Tolerates >2000 Consecutive Identical Digits Loss-of-Lock Indicator		2.488Gbps SDH/SONET伝送システム アッド/ドロップマルチプレクサ ディジタルクロスコネクト

図

標準アプリケーション回路

お探しの製品が見つかりませんか？

アプリケーションエンジニアによる製品選択サポート(翌営業日中に回答) パラメトリック検索 アプリケーションヘルプ

クイックビュー

技術資料

オーダー情報

その他の情報

製品概要   主な特長   アプリケーション/用途   主要スペック   図

データシート   アプリケーションノート   デザインガイド   エンジニアリングジャーナル   信頼性レポート   ソフトウェア/モデル   評価キット

価格および入手性   サンプル   オンライン購入   パッケージ情報   鉛フリー情報

関連製品   注記およびコメント   評価キット