クイックビュー

技術資料

オーダー情報

その他の情報

ユーザのコメント (0)

すべて表示

製品概要

フルデータシート (PDF, 55kB) 英語 ダウンロードする The DS1004 5-Tap High-Speed Silicon Delay Line reproduces an input logic state at the output after a minimum input-to-tap delay of 5ns at Tap 1, with Taps 2 to 5 precisely delayed by 2, 3, 4, or 5ns. Nominal delay tolerances are characterized at standard conditions of +25°C and +5V, with added tolerances over nonstandard temperature and voltage. Leading and trailing edges are reproduced with equal precision. Each tap output is capable of driving up to ten 74LS loads. By enabling precise timing adjustments, Dallas Silicon Delay Lines improve system performance. They provide an effective, economical solution to the designer working with the complex timing requirements of mismatched ASICs or other components, or with the strict timing tolerances of increasing system clock rates. Each delay line die is laser-optimized and molded into a space-saving SOIC package.

主な特長

All-silicon timing delay circuit 5 delayed clock phases per input Input to Tap 1 delay set at 5ns Taps 2-5 delay range: 2, 3, 4, or 5ns Nominal delay tolerances of ±1.5ns Same accuracy for leading and trailing edges Low-power CMOS with TTL compatibility Vapor phase, IR, and wave solderable

お探しの製品が見つかりませんか？

アプリケーションエンジニアによる製品選択サポート(翌営業日中に回答) パラメトリック検索 アプリケーションヘルプ

クイックビュー

技術資料

オーダー情報

その他の情報

製品概要   主な特長   アプリケーション/用途   主要スペック   図

データシート   アプリケーションノート   デザインガイド   エンジニアリングジャーナル   信頼性レポート   ソフトウェア/モデル   評価キット

価格および入手性   サンプル   オンライン購入   パッケージ情報   鉛フリー情報

関連製品   注記およびコメント   評価キット