ENGLISH 简体中文 日本語 한국어  



   
 
キーワードまたは型番を入力    



DS21372
3.3V、ビットエラーレートテスタ(BERT)


  クイックビュー     技術資料     オーダー情報     その他の情報     ユーザのコメント (0)     すべて表示  
ステータス
入手可能:生産中

製品概要
フルデータシート (PDF, 184kB)
英語 このデータシートをPDF形式でダウンロードするダウンロードする
The DS21372 Bit Error Rate Tester (BERT) is a software-programmable test pattern generator, receiver, and analyzer capable of meeting the most stringent error performance requirements of digital transmission facilities. Two categories of test pattern generation (pseudorandom and repetitive) conform to CCITT/ITU O.151, O.152, O.153, and O.161 standards. The DS21372 operates at clock rates ranging from DC to 20MHz. This wide range of operating frequency allows the DS21372 to be used in existing and future test equipment, transmission facilities, switching equipment, multiplexers, DACs, routers, bridges, CSUs, DSUs, and CPE equipment.

The DS21372 user-programmable pattern registers provide the unique ability to generate loopback patterns required for T1, Fractional-T1, Smart Jack, and other test procedures. Hence the DS21372 can initiate the loopback, run the test, check for errors, and, finally, deactivate the loopback.

The DS21372 consists of four functional blocks: the pattern generator, pattern detector, error counter, and control interface. The DS21372 can be programmed to generate any pseudorandom pattern with length up to 232-1 bits (see table 5, note 9 in data sheet) or any user-programmable bit pattern from 1 to 32 bits in length. Logic inputs can be used to configure the DS21372 for applications requiring gap clocking such as Fractional-T1, Switched-56, DDS, normal framing requirements, and per-channel test procedures. In addition, the DS21372 can insert single or 10-1 to 10-7 bit errors to verify equipment operation and connectivity.

主な特長
  • Generates/detects digital bit patterns for analyzing, evaluating, and troubleshooting digital communications systems
  • Operates at speeds from DC to 20MHz
  • Programmable polynomial length and feedback taps for generation of any other pseudorandom pattern up to 32 bits in length including: 26-1, 29-1, 211-1, 215-1, 220-1, 223-1, and 232-1
  • Programmable user-defined pattern and length for generation of any repetitive pattern up to 32 bits in length
  • Large 32-bit error count and bit count registers
  • Software-programmable bit-error insertion
  • Fully independent transmit and receive sections
  • 8-bit parallel control port
  • Detects test patterns with bit error rates up to 10-2

Key Specifications:  T/E Carrier & Packetized Products
Part Number Functions Channels VSUPPLY
(V)
Package/Pins Smallest Available Pckg.
(mm2)
Price
max w/pins See Notes
DS21372  Bit Error-Rate Tester 1 3.3
TQFP/32
85 $6.78 @1k
全T/E Carrier & Packetized Products (102)

DS21372:ファンクションブロックダイアグラム
ファンクションブロックダイアグラム

お探しの製品が見つかりませんか?
  • アプリケーションエンジニアによる製品選択サポート(翌営業日中に回答)
  • パラメトリック検索
  • アプリケーションヘルプ
  •  クイックビュー   技術資料   オーダー情報   その他の情報  
     製品概要 
     主な特長 
     アプリケーション/用途 
     主要スペック 
     図 

     データシート 
     アプリケーションノート 
     デザインガイド 
     エンジニアリングジャーナル 
     信頼性レポート 
     ソフトウェア/モデル 
     評価キット 

     価格および入手性 
     サンプル 
     オンライン購入 
     パッケージ情報 
     鉛フリー情報 

     関連製品 
     注記およびコメント 
     評価キット 

    2000-10-10
    このページの最終更新日: 2009-10-23


            •         •         •     プライバシーポリシー     •     法的お知らせ

        Copyright © 2009 by Maxim Integrated Products