クイックビュー - MAX9310A 1:5クロックドライバ、選択可能LVPECL入力/シングルエンド入力およびLVDS出力付

製品概要

フルデータシート (PDF, 184kB)
英語ダウンロードする

MAX9310Aは選択可能なLVPECL入力およびLVDS出力の、高速、低スキュー、1:5差動ドライバで、クロック分配アプリケーション用に設計されています。このデバイスは、48mAの消費電流で340psの超低伝搬遅延を備えています。

MAX9310Aは、3.3Vシステム用に3V～3.6Vの電源で動作します。2:1入力マルチプレクサは2つの差動入力のうちいずれかを選択します。この入力の選択は、CLKSELピンで制御されます。

このデバイスは、同期イネーブル機能を搭載しています。MAX9310AのLVPECL入力は、差動信号またはシングルエンド信号で駆動することができます。シングルエンド入力で使用するときはV_BBリファレンス電圧出力が供給されます。また、このデバイスは差動HSTL信号も受け入れることができます。

MAX9310Aは省スペース20ピンTSSOPパッケージで提供され、-40℃～+85℃の工業用拡張温度範囲で動作します。

主な特長

アプリケーション/用途

	保証動作周波数：1.0GHz
	出力間のスキュー：8.0ps
	伝搬遅延：340ps
	LVPECL入力および差動HSTL入力に対応
	出力の同期イネーブル/ディセーブル
	2つの選択可能な差動入力
	電源電圧：3V～3.6V
	シングルエンド動作用のリファレンス内蔵
	ESD保護：±2kV (ヒューマンボディモデル)
	入力がオープン時に入力バイアス抵抗により出力をローに設定

	自動試験装置(ATE)
	電話局バックプレーンクロック分配
	データおよびクロックドライバおよびバッファ
	DSLAM
	ワイヤレス基地局

Key Specifications: High-Speed Interconnect (Differential Signaling)

Part Number

Features

Signal Type

Functions

t_PD
(ps)

V_SUPPLY
(V)

max

MAX9310A

Differential Input Mux

Fail-Safe Inputs

HSTL

LVPECL

LVDS

Fan-Out Buffer

Level Translator

600

3.3

全High-Speed Interconnect (Differential Signaling) (132)

図

標準アプリケーション回路

お探しの製品が見つかりませんか？

アプリケーションエンジニアによる製品選択サポート(翌営業日中に回答)
パラメトリック検索
アプリケーションヘルプ

クイックビュー 技術資料 オーダー情報 その他の情報

製品概要
主な特長
アプリケーション/用途
主要スペック
図

データシート
アプリケーションノート
デザインガイド
エンジニアリングジャーナル
信頼性レポート
 ソフトウェア/モデル
評価キット

価格および入手性
サンプル
オンライン購入
 パッケージ情報
 鉛フリー情報

関連製品
注記およびコメント
評価キット

参考文献： 19-2542; Rev 0; 2002-08-09
このページの最終更新日： 2007-07-13