クイックビュー

技術資料

オーダー情報

その他の情報

ユーザのコメント (0)

すべて表示

製品概要

フルデータシート (PDF, 1.2MB) 英語 ダウンロードする DS31256は、最大60のT1または64のE1データストリーム、もしくは2つのT3データストリームを処理できる256チャネルのHDLCコントローラです。16個の各物理ポートは、1、2、または4つのT1またはE1データストリームを処理することができます。DS31256は、レイヤ1、HDLC処理、FIFO、DMA、PCIバス、およびローカルバスの各ブロックで構成されています。 チャネル化モードでは最大8.192Mbps、非チャネル化モードでは最大10Mbpsの速度で動作可能な16個のHDLCエンジン(各ポートごとに1個)があります。また、DS31256は、ポート0、1、および2の3ポートのみで動作する3個の高速HDLCエンジンも備えています。これらは、最大52Mbpsで動作可能です。

主な特長		アプリケーション/用途
256の独立した双方向HDLCチャネル 最大132Mbpsフルデュープレックススループット 最大60のT1または64のE1データストリームをサポート チャネル化または非チャネル化動作に独立して設定できる16個の物理ポート(16のTxおよび16のRx) 3個の高速(52Mbps)ポート、他のポートは10Mbpsまでの速度(非チャネル化) チャネル化ポートは各々、1、2、または4つのT1またはE1ラインを処理可能 両方向のチャネル毎DS0ループバック ポートレベルのオーバサブスクリプション 透過モードをサポート 自動エラー挿入機能付き、ビットエラーレートテスタ(BERT) BERT機能は任意のHDLCチャネル、または任意のポートに割り当て可能 受信と送信の両方向で大容量の16kB FIFO 高効率のスキャタ/ギャザDMAがメモリ効率を最大化 受信データパケットにタイムスタンプ 送信パケット優先順位設定 V.54ループバックコード検出器 ローカルバスにより、PCIブリッジまたはローカルアクセスが可能 Intel社またはMotorola社バス信号をサポート DS3134に遡及対応 33MHz、32ビットPCI (V2.1)インタフェース 5V許容のI/O付き3.3V低電力CMOS IEEE 1149.1サポートのJTAG 256ピン、プラスチックBGA (27mm x 27mm) PDFフルデータシートの6ページにその他機能記載。		チャネル化およびクリアチャネル(非チャネル化) T1/E1およびT3/E3 高密度フレームリレーアクセス 高密度V.35 マルチリンクPPPサポート付きルータ SONET/SDH EOC/ECC終端 トリプルHSSI xDSLアクセスマルチプレクサ(DSLAM)

お探しの製品が見つかりませんか？

アプリケーションエンジニアによる製品選択サポート(翌営業日中に回答) パラメトリック検索 アプリケーションヘルプ

クイックビュー

技術資料

オーダー情報

その他の情報

製品概要   主な特長   アプリケーション/用途   主要スペック   図

データシート   正誤表   アプリケーションノート   デザインガイド   エンジニアリングジャーナル   信頼性レポート   ソフトウェア/モデル   評価キット

価格および入手性   サンプル   オンライン購入   パッケージ情報   鉛フリー情報

関連製品   注記およびコメント   評価キット