- 256の独立した双方向HDLCチャネル
- 最大132Mbpsフルデュープレックススループット
- 最大60のT1または64のE1データストリームをサポート
- チャネル化または非チャネル化動作に独立して設定できる16個の物理ポート(16のTxおよび16のRx)
- 3個の高速(52Mbps)ポート、他のポートは10Mbpsまでの速度(非チャネル化)
- チャネル化ポートは各々、1、2、または4つのT1またはE1ラインを処理可能
- 両方向のチャネル毎DS0ループバック
- ポートレベルのオーバサブスクリプション
- 透過モードをサポート
- 自動エラー挿入機能付き、ビットエラーレートテスタ(BERT)
- BERT機能は任意のHDLCチャネル、または任意のポートに割り当て可能
- 受信と送信の両方向で大容量の16kB FIFO
- 高効率のスキャタ/ギャザDMAがメモリ効率を最大化
- 受信データパケットにタイムスタンプ
- 送信パケット優先順位設定
- V.54ループバックコード検出器
- ローカルバスにより、PCIブリッジまたはローカルアクセスが可能
- Intel社またはMotorola社バス信号をサポート
- DS3134に遡及対応
- 33MHz、32ビットPCI (V2.1)インタフェース
- 5V許容のI/O付き3.3V低電力CMOS
- IEEE 1149.1サポートのJTAG
- 256ピン、プラスチックBGA (27mm x 27mm)
PDFフルデータシートの6ページにその他機能記載。
|
|
|
| チャネル化およびクリアチャネル(非チャネル化) T1/E1およびT3/E3
| | 高密度フレームリレーアクセス
| | 高密度V.35
| | マルチリンクPPPサポート付きルータ
| | SONET/SDH EOC/ECC終端
| | トリプルHSSI
| | xDSLアクセスマルチプレクサ(DSLAM)
|
|
|
ダウンロードする
