| 自動フロー制御付き、10/100 IEEE 802.3イーサネットMAC (MIIおよびRMII)ハーフ/フルデュープレクス
| | レイヤ1の逆多重化によって、最大4つのT1/E1/J1またはDSLリンクの接続を実現
| | 最大7.75msの遅延差をサポート
| | チャネル(バイト)インタリーブされたバス動作
| | 帯域内OAMおよび信号処理機能
| | プログラマブルなFCSおよびインタフレーム挿入によってHDLC/LAPSをカプセル化
| | 認定情報速度コントローラが512kbps単位で分割割当て
| | シリアルインタフェース用のプログラマブルBERT
| | 外部16MB、100MHz SDRAMバッファリング
| | パラレルマイクロプロセッサインタフェース
| | 3.3V耐圧I/Oで1.8V動作
| | IEEE 1149.1 JTAG準拠
|
|
|
|
| ボンデッドトランスペアレントLANサービス
| | T1/E1/J1、T3/E3、OC-1/EC-1、G.SHDSL、またはHDSL2/4でのイーサネット伝送
| | LAN拡張
|
|
|
ダウンロードする
