 |
|
MAX19505
デュアルチャネル、8ビット、65Msps ADC
チャネル当り43mWで、49.8dBFSのSNRおよび69dBcのSFDRを提供する、8ビット、65MspsデュアルチャネルADC
|
製品概要
|
デュアルチャネル、アナログ-ディジタルコンバータ(ADC)のMAX19505は8ビットの分解能および65Mspsの最大サンプルレートを提供します。
MAX19505のアナログ入力は、0.4V～1.4Vの広い入力コモンモード電圧範囲に対応しており、広範囲のRF、IF、およびベースバンドフロントエンド部品に対してDC結合入力が可能となります。MAX19505はベースバンドから400MHz以上の高い入力周波数まで優れたダイナミック性能を提供しており、ゼロ中間周波数(ZIF)および高い中間周波数(IF)サンプリングアプリケーションに最適となります。標準的な信号対雑音比(SNR)性能は49.8dBFSで、標準的なスプリアスフリーダイナミックレンジ(SFDR)は、ｆIN = 70MHzおよびfCLK = 65MHzにおいて69dBcです。
MAX19505は1.8V電源で動作します。また、内蔵の自己検出電圧レギュレータによって、2.5V～3.3Vの電源(AVDD)で動作可能です。ディジタル出力ドライバは、1.8V～3.5Vの範囲の独立した電源電圧(OVDD)で動作します。アナログ消費電力は、VAVDD = 1.8Vでチャネル当りわずか43mWです。MAX19505は、低い動作電力に加え、パワーダウンモードでわずか1mW、スタンバイモードで15mWの消費電力となっています。
3線式シリアルポートインタフェースを介してアクセスされる設定可能なレジスタによって、様々な調整および機能選択が可能となります。あるいは、シリアルポートインタフェースをディセーブルにし、3つのピンで出力モード、データ形式、およびクロック分周モードを選択することもできます。データ出力は、デュアルのパラレルCMOS対応出力データバスで提供可能であり、シングルの多重化パラレルCMOSバスとして構成することもできます。
MAX19505は、小型、7mm x 7mmの48ピンTQFNパッケージで提供され、-40℃～+85℃の拡張温度範囲での動作が保証されています。
ピンおよび機能互換の10ビット、65Msps、100Msps、および130Mspsバージョンは、それぞれMAX19515、MAX19516、およびMAX19517のデータシートを参照してください。ピンおよび機能互換の8ビット、100Mspsおよび130Mspsバージョンは、それぞれMAX19506およびMAX19507のデータシートを参照してください。
|
評価キットが入手可能です：
MAX19505EVKIT, MAX19506EVKIT, MAX19507EVKIT, MAX19515EVKIT, MAX19516EVKIT, MAX19517EVKIT
注：この製品では以下の使用が必要です：
MAX19505/06/07/15/16/17 EVKITソフトウェア
| 主な特長 |
|
アプリケーション/用途 |
- 超低電力動作(65Mspsで43mW/チャネル)
- 1.8Vまたは2.5V～3.3Vのアナログ電源
- 優れたダイナミック性能
- SNR：49.8dBFS (70MHzの場合)
- SFDR：69dBc (70MHzの場合)
- SPI™インタフェースでのユーザ設定可能な調整および機能選択
- 選択可能なデータバス(デュアルCMOSまたはシングル多重化CMOS)
- 高速ディジタルインタフェースを簡素化するDCLK出力および設定可能なデータ出力タイミング
- 非常に広い入力コモンモード電圧範囲：0.4V～1.4V
- 非常に広いアナログ入力帯域：850MHz以上
- シングルエンドまたは差動アナログ入力
- シングルエンドまたは差動クロック入力
- 1分周(DIV1)、2 分周(DIV2)、および4分周(DIV4)のクロックモード
- 2の補数、グレーコード、およびオフセットバイナリ出力データ形式
- 範囲外インジケータ(DOR)
- CMOS出力の内部終端オプション(設定可能)
- ビットオーダーの反転可能(設定可能）
- データ出力試験パターン
- エクスポーズドパッド付き、小型、7mm x 7mm、48ピンTQFNパッケージ
|
|
- ディジタルセットトップボックス
- セルラ基地局およびポイント間マイクロ波レシーバなどのIFおよびベースバンド通信
- ポータブル計器および低電力データ収集
- 超音波および医療用画像化
|
| Key Specifications: High-Speed ADCs (> 5Msps) |
| Part Number |
Input Chan. |
Features |
Resolution
(bits) |
Sample Rate
(Msps) |
AC Specs
(MHz) |
SFDR
(dBc) |
SINAD
(dB) |
SNR
(dB) |
THD
(dB) |
INL
(±LSB) |
DNL
(±LSB) |
Full Pwr. BW
(MHz) |
ICC
(mA) |
Data Bus Interface |
Smallest Available Pckg.
(mm2) |
Price |
| max ≥ |
@ fIN |
min |
min |
min |
min |
typ |
max w/pins |
See Notes |
| MAX19505 |
2 |
| DCLK Output Programmable Data Output Timing | | Selectable Data Bus |
|
8 |
65 |
70 |
77 |
49.3 |
49.8 |
-72 |
0 |
0.1 |
850 |
85 |
Selectable Dual/Mux'd CMOS |
50.4 |
$4.10 @1k |
|
全High-Speed ADCs (> 5Msps) (77)
|
|
図
|
ファンクションダイアグラム
|
参考文献： 19-4314;
Rev 0;
2008-10-30
このページの最終更新日： 2009-08-12
|
|
ダウンロードする