クイックビュー

技術資料

オーダー情報

その他の情報

ユーザのコメント (0)

すべて表示

ステータス

入手可能：生産中

製品概要

フルデータシート (PDF, 396kB) 英語 ダウンロードする The MAX3624A is a low-jitter precision clock generator optimized for networking applications. The device integrates a crystal oscillator and a phase-locked loop (PLL) clock multiplier to generate high-frequency clock outputs for Ethernet, Fibre Channel, SONET/SDH, and other networking applications. Maxim's proprietary PLL design features ultra-low jitter (0.36psRMS) and excellent power-supply noise rejection, minimizing design risk for network equipment. The MAX3624A has three LVPECL outputs and one LVCMOS output. Selectable output dividers and a selectable feedback divider allow a range of output frequencies.

主な特長		アプリケーション/用途
Crystal Oscillator Interface: 19.375MHz to 27MHz CMOS Input: 19MHz to 40.5MHz Output Frequencies Ethernet: 62.5MHz, 125MHz, 156.25MHz, 312.5MHz Fibre Channel: 106.25MHz, 159.375MHz, 212.5MHz, 318.5MHz SONET/SDH: 77.76MHz, 155.52MHz, 311.04MHz Low Jitter 0.14psRMS (1.875MHz to 20MHz) 0.36psRMS (12kHz to 20MHz) Excellent Power-Supply Noise Rejection No External Loop Filter Capacitor Required		イーサネットネットワーキング機器 ファイバチャネルストレージエリアネットワーク SONET/SDHネットワーク

図

ブロックダイアグラム

お探しの製品が見つかりませんか？

アプリケーションエンジニアによる製品選択サポート(翌営業日中に回答) パラメトリック検索 アプリケーションヘルプ

クイックビュー

技術資料

オーダー情報

その他の情報

製品概要   主な特長   アプリケーション/用途   主要スペック   図

データシート   アプリケーションノート   デザインガイド   エンジニアリングジャーナル   信頼性レポート   ソフトウェア/モデル   評価キット

価格および入手性   サンプル   オンライン購入   パッケージ情報   鉛フリー情報

関連製品   注記およびコメント   評価キット