ENGLISH • 简体中文 • 日本語 • 한국어 



   
 
キーワードまたは型番を入力    


新着情報 製品情報 ソリューション デザイン APPノート サポート 購入 会社情報 メンバー



 
 概要

 
推奨製品
 
 アプリケーションノート
 
 新製品プレスリリース







マキシム > ソリューション > ネットワークハブ、スイッチ、およびルータ

クロックリカバリ

データシート
表示 タイトル/製品 主な特長
QV  PDF DS34T101、DS34T102、DS34T104、DS34T108、DS34S101、DS34S102、DS34S104、およびDS34S108の評価キット
DS34T108DK
QV  PDF シングル/デュアル/クワッド/オクタル(8回路) TDM over Packetチップ
DS34T101, DS34T102, DS34T104, DS34T108

最大8つのE1/T1ポート対し、パケットスイッチネットワークでCESoPSN、SAToP、およびTDMoIPトランスポートに対応
QV  PDF Stratum 2/3E/3タイミングカードIC
DS3101

SONET/SDH Stratum 3/3E準拠タイミングカードIC
QV  PDF Stratum 2/3E/3タイミングカードIC
DS3100

シングルICで提供される完全SONET/SDHタイミングカード
QV  PDF 50MHz～122.88MHz VCXO
DS4077
QV  PDF マルチ出力ネットワーククロックジェネレータ
MAX9489

クロックジェネレータが、ネットワークルータに最適なマルチクロック出力を提供
QV  PDF T1/E1/J1 BITSエレメント
DS26503
QV  PDF T1/E1/J1/64KCC BITSエレメント
DS26502

業界唯一の64kHzコンポジットクロックトランシーバ
QV  PDF 1:5差動(LV)PECL/(LV)ECL/HSTLクロックおよびデータドライバ
MAX9316A

クロックおよびデータ分配向けに設計された1:5差動(LV)PECL/(LV)ECL/HSTLクロックおよびデータドライバ
QV  PDF シングル/デュアル出力バッファ付き、差動5:1または4:1、ECL/PECLマルチプレクサ
MAX9386, MAX9387, MAX9388

業界初、2.5GHz LVECL/LVPECLマルチプレクサ
QV  PDF 4ポート、LVDS/LVTTLからLVDSへのリピータ
MAX9169, MAX9170

超低パルススキュー、4ポート、LVDS/LVTTLからLVDSへのリピータ
QV  PDF 1:5 LVPECL/LVCMOS出力クロックおよびデータドライバ
MAX9324
QV  PDF 低電力、小型、2.5Gbps/2.7Gbps、クロックリカバリおよびデータリタイミングIC
MAX3873A
QV  PDF クワッドT1/E1/J1トランシーバ
DS21Q55, DS21Q55N
QV  PDF リミティングアンプ内蔵、622Mbps、3.3VクロックリカバリおよびデータリタイミングIC
MAX3676

高性能、低電力622Mbps CDR



Key Specifications:   Clock Generators
Part Number Applications fIN (min) (MHz) fIN (max) (MHz) fOUT (min) (MHz) fOUT (max) (MHz) Fixed or Continuous Frequency Output Levels Number of Outputs Number of PLLs Programmability Spread Spectrum Output Jitter (ps RMS) Supply Voltage (V) Package
MAX9489 
•Ethernet
•General Purpose
 10 25 25 133.3 Fixed LVCMOS 15 2 I2C No 48 3.3 TQFN/32
See All Clock Generators (28)

Key Specifications:   Clock and Data Recovery
Part Number Functions Target Operating Range (Gbps) Min. Data Rate (Mbps) Max. Data Rate (Mbps) Multirate Supply Voltage (V) Typ. Supply Current (mA) I/O Type Input Sens. (mV) Package Operating Temp. Range (°C)
MAX3873A 
•CDR
 1 to 4.5 2488 2670 Yes 3.3 79 CML 50 QFN/20
TQFN/20 		-40 to +85
MAX3676 
•CDR
 <1 622 622 No 3.3
5 		65 PECL  -  TQFP/32 -40 to +85
See All Clock and Data Recovery (8)

Key Specifications:   High-Speed Interconnect (Differential Signaling)
Part Number Features Rx Signal Type Tx Signal Type Functions Number of Rx Number of Tx Data Rates (Mbps) Propagation Delay (max) (ps) Supply Voltage (V)
MAX9169 
•Fail-Safe Inputs
 LVDS LVDS
•Fan-Out Buffer
 1 4 630 4200 3.3
MAX9170 
•Fail-Safe Inputs
 LVCMOS
LVTTL 		LVDS
•Fan-Out Buffer
•Level Translator
 1 4 630 4200 3.3
MAX9316A 
•Fail-Safe Inputs
•Selectable Single Ended or Differential Input
•Synchronous Output Enable
 ECL
HSTL
LVECL
LVPECL
PECL 		ECL
LVECL
LVPECL
PECL
•Fan-Out Buffer
 2 5  -  520 3.3
5
MAX9386 
•Fail-Safe Inputs
 ECL
LVECL
LVPECL
PECL 		ECL
LVECL
LVPECL
PECL
•Multiplexer
 5 1  -  431 3.3
5
MAX9387 
•Fail-Safe Inputs
 ECL
LVECL
LVPECL
PECL 		ECL
LVECL
LVPECL
PECL
•Multiplexer
 5 2  -  431 3.3
5
MAX9388 
•Fail-Safe Inputs
 ECL
LVECL
LVPECL
PECL 		ECL
LVECL
LVPECL
PECL
•Multiplexer
 4 1  -  431 3.3
5
MAX9324 
•Fail-Safe Inputs
•Synchronous Output Enable
 LVPECL CMOS
LVPECL
LVTTL
•Fan-Out Buffer
 1 5  -  600 3.3
See All High-Speed Interconnect (Differential Signaling) (132)

Key Specifications:   Oscillator Modules
Part Number Frequency Oscillator Type Tuning Adjustment Type Frequency Output Type Freq. Stability vs. Temp. @-40 to +85°C (±ppm) Frequency Stability vs. Supply Voltage (±ppm/V) Frequency Stability vs. Aging (±ppm) Supply Voltage (V)
DS4077  77.76MHz XO Voltage LVCMOS
LVDS 		20 -3.5 to +11.5 (max) 10 (0-10 Years) 3.3 ±5%
See All Oscillator Modules (28)

Key Specifications:   T/E Carrier & Packetized Design Kits
Part Number Overview Kit Product Line Kit Hardware Kit Software Technical Documentation
DS34T108DK  NEW! DS34T108DK EV-Kit TDM-over-Packet
•BNC Cables (2)
•BNC Converter (2)
•Cat- 5 Crossover Cable
•Cat- 5 Patch Cable
•Design Kit Chassis
•Power Cord
•Chipview Configuration Software
•Driver Source Code
•Example Application Source Code
•Data Sheet
•User's Guide
See All T/E Carrier & Packetized Design Kits (16)

Key Specifications:   T/E Carrier & Packetized Products
Part Number Transmission Standard Functions Number of Channels Input to Output Clocks (MHz) Supply Voltage (V) EV-Kit Package Smallest Available Package (max w/pins) (mm2)
DS26502  64kHz - G.703 II.2 Japanese 6312kHz Clock
64kHz - G.703 II.1 Japanese 64kHz Clock
64kHz Composite Clock - G.703 Level A
T1/E1/J1
•BITS Element
 1 0.064
1.544
2.048
6.312
19.44 		3.3 Yes LQFP/64 149
DS26503  T1/E1/J1
•BITS Element
 1 1.544
2.048
6.312 		3.3 Yes LQFP/64 149
See All T/E Carrier & Packetized Products (102)

Key Specifications:   TDM-Over-Packet
Part Number Number of Integrated T1/E1 LIU+Framer Number of T1/E1/Serial Streams Number of T3/E3, STS-1 Serial Ports Mapping Methods PSN Encapsulation Protocols 10/100 MAC Interface Processor Interface Package
DS34T101  NEW! 1 1 1 AAL1
CESoPSN
HDLC
SAToP
Structured
Structured with CSA
TDMoIP
Unstructured 		L2TPv3 (IPv4, IPv6)
MEF-8
MPLS
RTP
UDP (IPv4, IPv6) 		MII
RMII
SSMII 		16-Bit
32-Bit
SPI 		0/0
DS34T102  NEW! 2 2 1 AAL1
CESoPSN
HDLC
SAToP
Structured
Structured with CSA
TDMoIP
Unstructured 		L2TPv3 (IPv4, IPv6)
MEF-8
MPLS
RTP
UDP (IPv4, IPv6) 		MII
RMII
SSMII 		16-Bit
32-Bit
SPI 		0/0
DS34T104  NEW! 4 4 1 AAL1
CESoPSN
HDLC
SAToP
Structured
Structured with CSA
TDMoIP
Unstructured 		L2TPv3 (IPv4, IPv6)
MEF-8
MPLS
RTP
UDP (IPv4, IPv6) 		MII
RMII
SSMII 		16-Bit
32-Bit
SPI 		0/0
DS34T108  NEW! 8 8 1 AAL1
CESoPSN
HDLC
SAToP
Structured
Structured with CSA
TDMoIP
Unstructured 		L2TPv3 (IPv4, IPv6)
MEF-8
MPLS
RTP
UDP (IPv4, IPv6) 		MII
RMII
SSMII 		16-Bit
32-Bit
SPI 		0/0
See All TDM-Over-Packet (8)

Key Specifications:   Timing Card and Line Card ICs
Part Number Number of Independent DPLLs Number of Input Clocks Number of Differential Input Clocks Number of Output Clocks Number of Differential Output Clocks Input Clock Frequencies Output Clock Frequencies Number of DS1/E1/J1 Receivers Number of DS1/E1/J1 Transmitters Minimum DPLL Bandwidth (Hz) Maximum DPLL Bandwidth (Hz)
DS3100  2 14 2 11 3 2kHz and 4kHz
N x 19.44MHz
N x 8kHz up to 155.52MHz
N x DS1
N x E1 		2kHz
6.48MHz
8kHz
25.00MHz
51.84MHz
62.5MHz
125.00MHz
155.52MHz
311.04MHz
DS3
E3
N x 19.44MHz
N x DS1
N x DS2
N x E1 		2 2 0.0005 70
DS3101  2 14 2 11 3 2kHz and 4kHz
N x 19.44MHz
N x 8kHz up to 155.52MHz
N x DS1
N x E1 		2kHz
6.48MHz
8kHz
25.00MHz
51.84MHz
62.5MHz
125.00MHz
155.52MHz
311.04MHz
DS3
E3
N x 19.44MHz
N x DS1
N x DS2
N x E1 		0 0 0.0005 70
See All Timing Card and Line Card ICs (6)
        •         •         •     プライバシーポリシー     •     法的お知らせ

    Copyright © 2009 by Maxim Integrated Products