トランスポートノード、アクセスノード、アッド/ドロップマルチプレクサ、およびディジタルクロスコネクト



		概要
		推奨製品
		アプリケーションノート
		新製品プレスリリース

マキシム > ソリューション > トランスポートノード、アクセスノード、アッド/ドロップマルチプレクサ、およびディジタルクロスコネクト

クロックリカバリ

データシート

表示

タイトル/製品

主な特長

QV PDF

DS34T101、DS34T102、DS34T104、DS34T108、DS34S101、DS34S102、DS34S104、およびDS34S108の評価キット
DS34T108DK

QV PDF

シングル/デュアル/クワッド/オクタル(8回路) TDM over Packetチップ
DS34T101, DS34T102, DS34T104, DS34T108

最大8つのE1/T1ポート対し、パケットスイッチネットワークでCESoPSN、SAToP、およびTDMoIPトランスポートに対応

QV PDF

Stratum 2/3E/3タイミングカードIC
DS3101

SONET/SDH Stratum 3/3E準拠タイミングカードIC

QV PDF

Stratum 2/3E/3タイミングカードIC
DS3100

シングルICで提供される完全SONET/SDHタイミングカード

QV PDF

T1/E1/J1/64KCC BITSエレメント
DS26504

QV PDF

クワッドT1/E1/J1トランシーバ
DS21455, DS21458

業界初、外付け部品の変更なしでT1、E1、およびJ1すべての規格間で切り替わる4ポートトランシーバ

QV PDF

E1クワッドトランシーバ
DS21Q58

QV PDF

E1クワッドトランシーバ
DS21Q59

QV PDF

3.3V E1/T1/J1クワッドラインインタフェース
DS21448

短距離および長距離アプリケーション用、3.3V E1/T1/J1クワッドラインインタフェースユニット

QV PDF

高性能デモキットマザーボード
DK2000

QV PDF

低電力、小型、2.5Gbps/2.7Gbps、クロックリカバリおよびデータリタイミングIC
MAX3873A

QV PDF

クワッドE1トランシーバ
DS21Q50

4つのE1ラインに接続するために必要なすべての機能を備えるE1クワッドトランシーバ

QV PDF

リミティングアンプ内蔵、622Mbps、3.3VクロックリカバリおよびデータリタイミングIC
MAX3676

高性能、低電力622Mbps CDR

Key Specifications: Clock and Data Recovery

Part Number

Functions

Target Operating Range (Gbps)

Min. Data Rate (Mbps)

Max. Data Rate (Mbps)

Multirate

Supply Voltage (V)

Typ. Supply Current (mA)

I/O Type

Input Sens. (mV)

Package

Operating Temp. Range (°C)

MAX3873A

•

CDR

1 to 4.5

2488

2670

Yes

3.3

CML

QFN/20
TQFN/20

-40 to +85

MAX3676

•

CDR

622

3.3
5

PECL

TQFP/32

-40 to +85

See All Clock and Data Recovery (8)

Key Specifications: T/E Carrier & Packetized Design Kits

Part Number

Overview

Kit Product Line

Kit Hardware

Kit Software

Technical Documentation

DS34T108DK NEW!

TDM-over-Packet

•	BNC Cables (2)

•	BNC Converter (2)

•	Cat- 5 Crossover Cable

•	Cat- 5 Patch Cable

•	Design Kit Chassis

•	Power Cord

•	Chipview Configuration Software

•	Driver Source Code

•	Example Application Source Code

•	Data Sheet

•	User's Guide

See All T/E Carrier & Packetized Design Kits (16)

Key Specifications: T/E Carrier & Packetized Products

Part Number

Transmission Standard

Functions

Number of Channels

Input to Output Clocks (MHz)

Supply Voltage (V)

EV-Kit

Package

Smallest Available Package (max w/pins) (mm²)

DS26504

64kHz - G.703 II.2 Japanese 6312kHz Clock
64kHz - G.703 II.1 Japanese 64kHz Clock
64kHz Composite Clock - G.703 Level B
64kHz Composite Clock - G.703 Level A
64kHz Composite Clock - GR378
T1/E1/J1

•	BITS Element

0.008
0.064
1.544
2.048
6.312
19.44

3.3

Yes

LQFP/64

149

DS21455

T1/E1/J1

•	Framer + LIU

3.3

0/0

DS21458

T1/E1/J1

•	Framer + LIU

3.3

Yes

CSBGA/256

289

DK2000

ATM
E1
STS-1
T1/E1/J1
T1/J1
T3/E3

3.3
5

See Data Sheet

DS21448

T1/E1/J1

•

LIU

3.3

Yes

LQFP/128
TEPBGA/144

289

DS21Q58

•	Framer + LIU

3.3

LQFP/100

262

DS21Q59

•	Framer + LIU

3.3

Yes

LQFP/100

262

DS21Q50

•	Framer + LIU

3.3

LQFP/100

262

See All T/E Carrier & Packetized Products (102)

Key Specifications: TDM-Over-Packet
Part Number	Number of Integrated T1/E1 LIU+Framer	Number of T1/E1/Serial Streams	Number of T3/E3, STS-1 Serial Ports	Mapping Methods	PSN Encapsulation Protocols	10/100 MAC Interface	Processor Interface	Package
DS34T101 NEW!	1	1	1	AAL1 CESoPSN HDLC SAToP Structured Structured with CSA TDMoIP Unstructured	L2TPv3 (IPv4, IPv6) MEF-8 MPLS RTP UDP (IPv4, IPv6)	MII RMII SSMII	16-Bit 32-Bit SPI	0/0
DS34T102 NEW!	2	2	1	AAL1 CESoPSN HDLC SAToP Structured Structured with CSA TDMoIP Unstructured	L2TPv3 (IPv4, IPv6) MEF-8 MPLS RTP UDP (IPv4, IPv6)	MII RMII SSMII	16-Bit 32-Bit SPI	0/0
DS34T104 NEW!	4	4	1	AAL1 CESoPSN HDLC SAToP Structured Structured with CSA TDMoIP Unstructured	L2TPv3 (IPv4, IPv6) MEF-8 MPLS RTP UDP (IPv4, IPv6)	MII RMII SSMII	16-Bit 32-Bit SPI	0/0
DS34T108 NEW!	8	8	1	AAL1 CESoPSN HDLC SAToP Structured Structured with CSA TDMoIP Unstructured	L2TPv3 (IPv4, IPv6) MEF-8 MPLS RTP UDP (IPv4, IPv6)	MII RMII SSMII	16-Bit 32-Bit SPI	0/0
See All TDM-Over-Packet (8)

Key Specifications: Timing Card and Line Card ICs
Part Number	Number of Independent DPLLs	Number of Input Clocks	Number of Differential Input Clocks	Number of Output Clocks	Number of Differential Output Clocks	Input Clock Frequencies	Output Clock Frequencies	Number of DS1/E1/J1 Receivers	Number of DS1/E1/J1 Transmitters	Minimum DPLL Bandwidth (Hz)	Maximum DPLL Bandwidth (Hz)
DS3100	2	14	2	11	3	2kHz and 4kHz N x 19.44MHz N x 8kHz up to 155.52MHz N x DS1 N x E1	2kHz 6.48MHz 8kHz 25.00MHz 51.84MHz 62.5MHz 125.00MHz 155.52MHz 311.04MHz DS3 E3 N x 19.44MHz N x DS1 N x DS2 N x E1	2	2	0.0005	70
DS3101	2	14	2	11	3	2kHz and 4kHz N x 19.44MHz N x 8kHz up to 155.52MHz N x DS1 N x E1	2kHz 6.48MHz 8kHz 25.00MHz 51.84MHz 62.5MHz 125.00MHz 155.52MHz 311.04MHz DS3 E3 N x 19.44MHz N x DS1 N x DS2 N x E1	0	0	0.0005	70
See All Timing Card and Line Card ICs (6)