ENGLISH 简体中文 日本語 한국어 



   
 
キーワードまたは型番を入力    





 
概要

 


推奨製品

 
アプリケーションノート







マキシム > ソリューション > 超音波

アナログ-ディジタルコンバータ(ADC)

データシート
表示 タイトル/製品 主な特長
QV  PDF シリアルLVDS出力、オクタル(8回路)、12ビット、64Msps、1.8V ADC
MAX1438B

MAX1438と機能コンパチブルでありながら、より小型の実装面積を提供
QV  PDF MAX19505、MAX19506、MAX19507、MAX19515、MAX19516、およびMAX19517の評価キット
MAX19505EVKIT, MAX19506EVKIT, MAX19507EVKIT, MAX19515EVKIT, MAX19516EVKIT, MAX19517EVKIT

QV  PDF MAX1437Bの評価キット
MAX1437BEVKIT

QV  PDF シリアルLVDS出力、オクタル(8回路)、12ビット、50Msps、1.8V ADC
MAX1437B

MAX1437と機能互換で実装面積は小型
QV  PDF デュアルチャネル、8ビット、130Msps ADC
MAX19507

チャネル当り74mWで、49.8dBFSのSNRおよび69dBcのSFDRを提供する、8ビット、130MspsデュアルチャネルADC
QV  PDF デュアルチャネル、10ビット、65Msps ADC
MAX19515

チャネル当り43mWで60dBFS SNRおよび85dBFS SFDRを提供する、10ビット、65MspsデュアルADC
QV  PDF デュアルチャネル、10ビット、100Msps ADC
MAX19516

チャネル当り57mWで60dBFS SNRおよび85dBFS SFDRを提供する、10ビット、100MspsデュアルADC
QV  PDF デュアルチャネル、10ビット、130Msps ADC
MAX19517

チャネル当り75mWで60dBFS SNRおよび85dBFS SFDRを提供する、10ビット、130MspsデュアルADC
QV  PDF デュアルチャネル、8ビット、100Msps ADC
MAX19506

チャネル当り57mWで、49.8dBFSのSNRおよび69dBcのSFDRを提供する、8ビット、100MspsデュアルチャネルADC
QV  PDF デュアルチャネル、8ビット、65Msps ADC
MAX19505

チャネル当り43mWで、49.8dBFSのSNRおよび69dBcのSFDRを提供する、8ビット、65MspsデュアルチャネルADC
QV  PDF シリアルLVDS出力付き、オクタル(8回路)、12ビット、65Msps、1.8V ADC
MAX1438

QV  PDF シリアルLVDS出力付き、オクタル(8回路)、12ビット、50Msps、1.8V ADC
MAX1437

QV  PDF シリアルLVDS出力付き、オクタル(8回路)、12ビット、40Msps、1.8V ADC
MAX1436

QV  PDF シリアルLVDS出力付き、オクタル(8回路)、10ビット、50Msps、1.8V ADC
MAX1434

QV  PDF クワッド、12ビット、65Msps、1.8V ADC、シリアルLVDS出力付
MAX1127

QV  PDF 超低電力、45Msps、デュアル8ビットADC
MAX1193

QV  PDF デュアル、10ビット、40Msps、3V、低電力ADC、内部リファレンスおよび多重パラレル出力付
MAX1186




Key Specifications:  High-Speed ADCs (> 5Msps)
Part Number Input Chan. Features Resolution
(bits)
Sample Rate
(Msps)
AC Specs
(MHz)
SFDR
(dBc)
ENOB
(bits)
SINAD
(dB)
SNR
(dB)
THD
(dB)
INL
(±LSB)
DNL
(±LSB)
Full Pwr. BW
(MHz)
ICC
(mA)
Data Bus Interface Smallest Available Pckg.
(mm2)
max ≥ @ fIN min min min min min typ max w/pins
MAX19515  2
DCLK Output Programmable Data Output Timing
Selectable Data Bus
10 65 70 77 - 59.6 60.1 -79 0.25 0.2 850 47 Selectable Dual/Mux'd CMOS 50
MAX19516  2
DCLK Output Programmable Data Output Timing
Selectable Data Bus
10 100 70 83 - 59.5 60 -79 0.25 0.2 850 63 Selectable Dual/Mux'd CMOS 50
MAX19517  2
DCLK Output Programmable Data Output Timing
Selectable Data Bus
10 130 70 82 - 59.4 59.8 -78 0.25 0.2 850 82 Selectable Dual/Mux'd CMOS 50
MAX1437B  8 Standby Function for Faster Wakeup 12 50 20 93 11.4 69.7 70.1 -93 0.3 0.25 100 348 Serial LVDS 102
MAX19507  2
DCLK Output Programmable Data Output Timing
Selectable Data Bus
8 130 70 77 - 49.3 49.8 -72 0.1 0.1 850 82 Selectable Dual/Mux'd CMOS 50
MAX19506  2
DCLK Output Programmable Data Output Timing
Selectable Data Bus
8 100 70 77 - 49.3 49.8 -72 0.1 0.1 850 63 Selectable Dual/Mux'd CMOS 50
MAX19505  2
DCLK Output Programmable Data Output Timing
Selectable Data Bus
8 65 70 77 - 49.3 49.8 -72 0 0.1 850 85 Selectable Dual/Mux'd CMOS 50
MAX1438  8 - 12 65 19.3 90 11.4 69.6 69.6 -92 0.4 0.25 100 507 Serial LVDS 256
MAX1434  8 - 10 50 19.3 85 9.9 61.1 61.1 -91 0.1 0.1 100 426 Serial LVDS 256
MAX1436  8 Power-Down Function for Lowest Power in Idle Mode 12 40 19.3 90 11.3 69.6 69.6 -92 0.4 0.25 100 436 Serial LVDS 256
MAX1437  8 - 12 50 19.3 90 11.3 69.7 69.7 -90 2.5 1 100 427 Serial LVDS 256
MAX1127  4 - 12 65 19.32 92 11.4 69.5 69.6 -91 0.4 0.25 100 313
LVDS
Serial
100
MAX1193  2 - 8 45 - 70 - 48.5 48.5 -70 0.16 0.15 440 - µP/10 26
MAX1186  2 - 10 40 - 72 9.54 59.2 59.4 -71 1.7 1 400 - µP/10 83
See All High-Speed ADCs (> 5Msps) (77)



        •         •         •     プライバシーポリシー     •     法的お知らせ

    Copyright © 2009 by Maxim Integrated Products